# POWERED BY Dialog

Delay circuit device for synchronous signals - has first and second delay circuits arranged so signal paths are aligned in opposite directions with first delay circuit output and second delay circuit input sequentially connected via control circuit

Patent Assignee: NEC CORP; NIPPON DENKI KK

Inventors: ŠAEKI T

## **Patent Family**

Patent Family								
	<del></del> ,1	Data	<b>Application Number</b>	Kind	Date	Week	Type	
Patent Number	Kind			A	19951216	199631	B	
EP 720291	A2		EP 95119887	لسستا	19951127			
JP 8237091	A		JP 95307950		19951216		ĺ	
TW 288232	A		TW 95113455	<u>  A                                   </u>	19951219	=	<b>-</b>	
US 5699003	Α	19971216	US 95575032	<u> A</u>		==	7	
KR 187699	B1	19990601	KR 9552830	<u>  A</u>	19951220		_	
	A		JP 95307950	<u>A</u>	19951127	5	<u> </u>	
JP 2000312137	<u> </u>	120001-1	JP 2000101499	A	19951127		_	
 	E	20010619		A	19951219	20013	8]	
US 37232			US 99460563	A	1999121	4]	_	
<u> </u>		7000041	7 EP 95119887	A	1995121	6 20022	<u> </u>	
EP 720291	B1			Ā	1995121	6 20024	1	
DE 69526419	E	2002052	3 DE 626419	A	1995121	=		
			EP 95119887		1995112		78	
JP 3338744	B2	2002102	8 JP 95307950	A	1993112	1 20021	≝	
JI 3336744						•>		

Priority Applications (Number Kind Date): JP 94316875 A ( 19941220)

Cited Patents: No search report pub.

## **Patent Details**

Patent Details									
TZ:		Language	Page	Main IPC	Filing Notes				
Patent	Patent Kind			H03K-005/13					
EP 720291	A2	<u> </u>	<u>لـــــنا</u>	L					
Designated Sta	tes (Re	gional): DI	FR	3B					
JP 8237091	A		33	H03K-005/135					
L		\		H03K-005/14					
TW 288232	<u>A</u>	<u> </u>	145	H03H-011/26					
US 5699003	A	L	45	الـ	1				
KR 187699	B1			H03K-005/135	1: stion ID 95307950				
	<b>┤├───</b>		29	H03K-005/135	Div ex application JP 95307950				
JP 2000312137			╣	H03H-011/26	Reissue of patent <u>US 5699003</u>				
US 37232	E_	<u> </u>	╣——	H03K-005/13					
EP 720291	B1		_	MU3K-003/13					

Designated States (Regional): DE FR GB								
DE 69526419	E			H03K-005/13	Based on patent EP 720291			
JP 3338744	B2		33	H03K-005/135	Previous Publ. patent JP 8237091			

## Abstract:

EP 720291 A

The delay circuit device includes a first delay circuit series, a second delay circuit series and a control circuit device. The first delay circuit series can extract an output from any position on a transmission path of a signal. The second delay circuit series can enter an input from any position on a transmission path of a signal. The control circuit has an input terminal, an output terminal and an input/output control terminal for signals.

Both the first and second delay circuit series are arranged so their signal transmission paths are aligned in opposite directions. The output of the first delay circuit series and input of the second delay circuit series is passed through the control circuit device and sequentially connected to each other from the side close to the input of the first delay circuit series and from the side close to the output of the second delay circuit series.

ADVANTAGE - Duty ratio and clock cycle are easily varied by controlling delay time ratio. Range of controlled frequencies does not change even if supply voltage drops. Defective elements are easily dealt with. Reduces phase difference between external and internal clock pulses. Power consumption does not increase.

Dwg.5/28


US 5699003 A

The delay circuit device includes a first delay circuit series, a second delay circuit series and a control circuit device. The first delay circuit series can extract an output from any position on a transmission path of a signal. The second delay circuit series can enter an input from any position on a transmission path of a signal. The control circuit has an input terminal, an output terminal and an input/output control terminal for signals.

Both the first and second delay circuit series are arranged so their signal transmission paths are aligned in opposite directions. The output of the first delay circuit series and input of the second delay circuit series is passed through the control circuit device and sequentially connected to each other from the side close to the input of the first delay circuit series and from the side close to the output of the second delay circuit series.

ADVANTAGE - Duty ratio and clock cycle are easily varied by controlling delay time ratio. Range of controlled frequencies does not change even if supply voltage drops. Defective elements are easily dealt with. Reduces phase difference between external and internal clock pulses. Power consumption does not increase.

Dwg.8/28



Derwent World Patents Index © 2004 Derwent Information Ltd. All rights reserved. Dialog® File Number 351 Accession Number 10805767

## (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-237091

(43)公開日 平成8年(1996)9月13日


設別記号	1 1				支術表示箇所			
		H03K	5/135					
	8731 - 5 J	H03H	11/26	/26 B				
		H03K	3/02		J			
		H04L	7/00	2	Z			
			7/02	2	Z			
		審查請	求有	請求項の数31	OL	(全 33 頁)		
特顧平7-307950		(71)出願人 000004237 日本電気株式会社						
平成7年(1995)11	月27日	(72)発明者						
特願平6-316875		東京都	港区芝五丁目7都	番1号	日本電気株			
(31)優先権主張番号 特願平6-316875 (32)優先日 平 6 (1994)12月20日				内				
(33)優先権主張国 日本(JP)			(74)代理人 弁理士 若林 忠					
		-						
	特願平7-307950 平成7年(1995)11) 特願平6-316875 平 6 (1994)12月201	特顧平7-307950 平成7年(1995)11月27日 特顧平6-316875 平6(1994)12月20日	特顧平7-307950 (71)出顧人 中成7年(1995)11月27日 (72)発明者 特願平6-316875 平6(1994)12月20日	#03K 5/135 #03K 5/135 #03H 11/26 #03K 3/02 #04L 7/00 7/02 審査請求 有 特願平7-307950 (71)出願人 000004 日本電 東京都 特願平6-316875 東京都 平6 (1994)12月20日 (72)発明者 佐伯	# 0 3 K 5/135 # 0 3 H 11/26 # 0 3 K 3/02 # 0 4 L 7/00 7/02 審査請求 有 請求項の数31 特願平7-307950 (71) 出願人 000004237 日本電気株式会社 東京都港区芝五丁目7表 (72)発明者 佐伯 貴範 東京都港区芝五丁目7表 で6 (1994)12月20日	HO3K 5/135   HO3H 11/26   B   HO3K 3/02   J   HO4L 7/00   Z   7/02   Z   審査請求 有   請求項の数31   OL   特願平7-307950   (71)出願人 000004237   日本電気株式会社   東京都港区芝五丁目7番1号   (72)発明者 佐伯 貴範   東京都港区芝五丁目7番1号   大会社内   (74)分別日   大会社内   (74)分別日   大会社内   (75)分別日   大会社内   (75)分別日   大会社内   (75)分別日   大会社内   (75)分別日   大学   大学   大学   大学   大学   大学   大学   大		

## (54) 【発明の名称】 遅延回路装置

#### (57)【要約】

【課題】 外部クロックと位相差がない内部クロックを、少ない周期で広い周波数範囲、電源電圧範囲にわたって、生成する。

【解決手段】 遅延回路装置は、信号の伝達経路の任意の位置から出力を取り出し得る遅延回路列101と、信号の伝達経路の任意の位置から入力を入れ得る遅延回路列102と、信号の入力端子と出力端子と入出力の制御場子109を有する制御回路103を有する。遅延回路列102の大力が制御回路103を介して、それぞれ遅延回路列102の入力が制御回路103を介して、それぞれ遅延回路列101の入力に近い側から、順次接続され、遅延回路列102に第1の信号を入力し、任意の時間の後、制御回路103に第2の信号を入力し、遅延回路列101上の第1の信号を遅延回路列102に転送する。



### 【特許請求の範囲】

【請求項1】 信号の伝達経路の任意の位置から出力を取り出し得る第1の遅延回路列と、信号の伝達経路の任意の位置から入力を入れ得る第2の遅延回路列と、信号の入力端子と出力端子と入出力制御端子を有する制御路を有し、該第1の遅延回路列と該第2の遅延回路列の出力と該第1の遅延回路列の出力と近近のよび、前記制御回路を介して、足延回路列の出力に近い側から順次接続され、前記第1の遅延回路列に近い側から順次接続され、前記第1の遅延回路列に第1の信号を入力し、任意の時間の後、配記制御回路に第2の信号を入力し、前記第1の遅延回路列に転送する遅延回路数置。

【請求項2】 前記制御回路に第2の信号が入力され、前記第1の遅延回路列上の前記第1の信号が前記第2の遅延回路列に転送され、かつ前記第1の遅延回路列上の前記第1の信号が前記第1の遅延回路列上から除去される請求項1記載の遅延回路装置。

【請求項3】 前記第1の遅延回路列と前記第2の遅延回路列が、両者の遅延時間が等しくなるように構成されている請求項1または2記載の遅延回路装置。

【請求項4】 前記第1の遅延回路列と前記第2の遅延回路列に印加される電圧が定電圧源から供給される請求項1から3のいずれか1項記載の遅延回路装置。

【請求項5】 複数の電圧源を有する回路において、前記第1の遅延回路列と前記第2の遅延回路列に印加される電圧が相対的に高電圧源から供給される請求項1から4のいずれか1項記載の遅延回路装置。

【請求項6】 外部信号の受信回路と、増幅回路と、該外部信号の受信回路と同等の遅延時間を有する第1の遅延回路と、該増幅回路と同等の遅延時間を有する第2の遅延回路をさらに有し、前記第1の信号が前記受信回路、該第1の遅延回路、該第2の遅延回路の順に通過した後に前記第1の遅延回路列に入力し、前記第1の信号が前記受信回路を通過した後に前記制御回路に入力する前記第2の遅延回路列の出力が前記増幅回路に入力する請求項1から5のいずれか1項記載の遅延回路装置。

【請求項7】 前記第1の信号および前記第2の信号が所望の誤差を許す範囲の一定の周期を有する同期信号のパルスからなり、前記第2の信号が前記第1の信号より所望のパルス数遅れたパルスである請求項1から6のいずれか1項記載の遅延回路装置。

【請求項8】 複数の遅延時間を複数の制御信号で選択可能な第3の遅延回路と、該第3の遅延回路と等しい構成の第4の遅延回路とをさらに有し、該第3の遅延回路が前記第1の遅延回路列の入力経路に直列に配置され、該第4の遅延回路が前記第2の遅延回路列の出力経路に直列に配置され、該第3の遅延回路と該第4の遅延回路

2 の遅延時間が等しくなるよう構成されている請求項1か ら7のいずれか1項記載の遅延回路装置。

【請求項9】 前記第1の遅延回路列と前記第2の遅延回路列が、主として、インバーター、NANDからなる請求項1から8のいずれか1項記載の遅延回路装置。

【請求項10】 前記第1の遅延回路列の内部回路と前記第2の遅延回路列の内部回路が、互いに鏡像関係にある回路レイアウトからなる請求項1から9のいずれか1項記域の遅延回路装置。

【請求項11】 前記第1の信号と前記第2の信号が同期信号またはクロックパルスの連続するパルスである請求項1から10のいずれか1項記載の遅延回路装置。

【請求項12】 前記第1の遅延回路と前記第2の遅延回路の遅延時間の和が前記外部信号の受信回路の遅延時間と前記増幅回路の遅延時間の和から前記外部信号の信号幅を引いた時間に設定され、前記第1の信号が前記受信回路、該第1の遅延回路、該第2の遅延回路の順に通過した後に前記第1の遅延回路列に入力し、第1の信号が前記受信回路を通過した後に前記制御回路に入力し、前記第2の遅延回路列の出力が反転された後に前記増幅回路に入力する請求項6から11のいずれか1項記載の遅延回路装置。

【請求項13】 前記第1の遅延回路の遅延時間が電気信号で調整可能な構成になっており、該電気信号を発生するためのヒューズ回路を有する請求項6から12のいずれか1項記載の遅延回路装置。

【請求項14】 前記第1の遅延回路列の最大遅延時間 と前記第1の遅延回路の遅延時間と前記第2の遅延回路 の遅延時間の和より前記第1の信号と前記第2の信号の 間隔が長いとき、信号の経路を、前記第1の遅延回路列 30 と前記第2の遅延回路列と前記第1の遅延回路と前記第 2の遅延回路を通らず、前記受信回路から前記増幅回路 を直接通る経路に切り替え、前記第1の遅延回路列の最 大遅延時間と前記第1の遅延回路の遅延時間と前記第2 の遅延回路の遅延時間の和より前記第1の信号と前記第 2の信号の間隔が短くなったとき、信号の経路を、前記 受信回路から前記増幅回路を直接通る経路から、前記第 1の遅延回路列と前記第2の遅延回路列と前記第1の遅 延回路と前記第2の遅延回路を通る経路に切り替える切 替回路をさらに有する請求項1から13のいずれか1項 記載の遅延回路装置。

【請求項15】 前記切替回路がヒシテリシスを有する 請求項14記載の遅延回路装置。

【請求項16】 第1の起動信号と第2の起動信号とを発生する起動回路を有し、第1の起動信号は前記受信回路を起動し、第2の起動信号は、前記第1の遅延回路列、前記第2の遅延回路列、前記第1の遅延回路と前記第2の遅延回路への入力を起動し、第1の起動信号または第2の起動信号のいずれかが非起動状態のとき、第1の遅延回路列中の信号は全て除去される請求項6から1

5のいずれか1項記載の遅延回路装置。

【請求項17】 前記起動回路が同期式記憶回路装置のアクティブ信号またはパワーダウン信号のいずれかで制御される請求項16項記載の遅延回路装置。

【請求項18】 クロック出力制御信号を発生するクロック出力制御回路をさらに有し、該クロック出力制御信号が前記第1の信号または前記第2の信号の前記増幅回路からの出力を制御し、該クロック出力制御信号が前記同期式記憶回路装置のリードモード信号、バーストモード信号、CASレーテンシー信号で制御される請求項6から16のいずれか1項記載の遅延回路装置。

【請求項19】 クロックモード信号を発生するクロックモード信号発生回路をさらに有し、該クロックモード信号社、信号の経路を、前記受信回路から前記増幅回路を直接通る経路、または前記第1の遅延回路列と前記第2の遅延回路列と前記第1の遅延回路を通る経路に切り替える請求項1から17のいずれか1項記載の遅延回路装置。

【請求項20】 前記第1の遅延回路の遅延時間が電気信号で調整可能な構成になっており、該電気信号が、外部信号と前記増幅回路の出力の位相差を打ち消すような信号であり、該電気信号を発生するための位相比較回路をさらに有する請求項1から18のいずれか1項記載の遅延回路装置。

【請求項21】 前記第2の遅延回路列の遅延時間が、前記第2の遅延回路列に接続される負荷回路で設定される請求項1から20のいずれか1項記載の遅延回路装置。

【請求項22】 前記負荷回路の負荷が、負荷制御用の信号で制御される請求項21項記載の遅延回路装置。

【請求項23】 前記第2の遅延回路列が複数の遅延回路列からなり、この第2の遅延回路列を構成する複数の遅延回路列が前記第1の遅延回路列に対してそれぞれ所望の遅延時間比を有し、前記第1の信号と前記第2の信号がその一部分である同期信号の周期に対し種々の比率の周期を有する請求項1から12のいずれか1項記載の遅延回路装置。

【請求項24】 第5の遅延回路が前記第2の遅延回路列の次段に配置され、前記第1の遅延回路列の遅延時間と前記第2の遅延回路列の遅延時間が所望の比率になるように設定され、前記第1の遅延回路の遅延時間との遅延回路の遅延時間の和と第5の遅延回路の遅延時間との比率が前記第1の遅延回路列の遅延時間とが事2の遅延回路の出力、または該第5の遅延回路の出力を引起力、または該第5の遅延回路の出力と前記受信回路の出力をリセット、セット、セットとするRSフリップフロップの出力、または該OR出力を分周した出力が前記増幅回路に入力される請求項6か523のいずれか1項記載の遅延回路装置。

4

【請求項25】 第5の遅延回路が前記第2の遅延回路列の次段に配置され、前記第2の遅延回路列が複数の遅延回路列からなり、前記第1の遅延回路列の遅延時間と前記第2の遅延回路列の遅延時間が所望の比率になる。 前記第2の遅延回路列の遅延時間が所望の比率になる。 道に設定され、前記第1の遅延回路の遅延時間と第2の遅延時間の和と第5の遅延時間と第2の遅延時間の比率が前記第1の遅延回路の遅延時間の比率が前記第1の遅延時間の比率に等しく設定され、該第5の遅延回路の出力、または該第5の遅延回路の出力を引せット、セット入出力を可との出力と前記受信回路の出力をリセット、セット入出力をするRSフリップフロップの出力、または該OR出力をするRSフリッププロップの出力、または該OR出力を分周した出力を前記増幅回路に入力する請求項6から23のいずれか1項記載の遅延回路装置。

【請求項26】 前記第2の遅延回路列が2列の遅延回路列からなり、前記第1の遅延回路列の遅延時間と前記第2の遅延回路列の各遅延回路列の遅延時間が2対1になるように設定され、前記第1の遅延回路の遅延時間と第2の遅延回路の遅延時間の和と第5の遅延回路の遅延時間との比率が第1の遅延回路列の遅延時間と第2の遅延回路列の出力が前記制御回路を介して入力し、第1の遅延回路列の出力と前記第2の遅延回路列の出力と前記第2の遅延回路列の出力と前記第2の遅延回路の出力を第5の遅延回路の出力を第5の遅延回路の出力をリセット入力とするRSフリップフロップの出力、または該のR出力を分周した出力を前記増幅回路に入力する請求項6か523のいずれ1項記載の遅延回路装置。

【請求項27】 前記第1の遅延回路列と前記第2の遅延回路列の遅延時間の比率が、前記第1の遅延回路列を構成する回路数と前記第2の遅延回路列を構成する回路の回路数比で設定される請求項1から26のいずれか1項記載の遅延回路装置。

【請求項28】 前記第1の遅延回路列および前記第2の遅延回路列が環状になっており、前記第1の遅延回路列が前記第1の信号を入力し、任意の時間の後、前記制御回路が前記第2の信号を入力するまでに、前記第1の信号が前記環状になった第1の遅延回路列を周回したとき、前記制御回路が前記第2の信号を入力したとき、前記第1の遅延回路列上の前記第1の信号を入力前記第2の遅延回路列に転送すると同時に前記計数した訪問回数を前記第1の信号が前記第2の遅延回路列を周回数を前記第1の信号が、前記第1の遅延回路列中を周回した回数と同じ回数を第2の遅延回路列中を周回した回数と同じ回数を第2の遅延回路列中を周回した回数と同じ回数を第2の遅延回路列中を周回した回数と同じ回数を第2の遅延回路列中を周回したころで前記第1の信号を第2の遅延回路列中を出力させるカウンターをさらに有する請求項6から27のいずれか1項記載の遅延回路装置。

【 請求項29 】 前記カウンターが、前記制御回路が前50 記第2の信号を入力するまでに、前記第1の信号が前記

5

環状になった第1の遅延回路列を周回した回数を計数する加算器と、前記制御回路が前記第2の信号を入力したときに、前記第1の遅延回路列上の前記第1の信号を前記第2の遅延回路列に転送すると同時に前記加算器で計数した周回数を出力する転送器と、前記出力された周回数を、前記前記第1の信号が前記第2の遅延回路列を周回するたびに減算し、前記第1の信号が、前記第1の遅延回路列中を周回したところで、前記第1の信号を第2の遅延回路列から出力させる減算器を含む請求項第28項記載の遅延回路装置。

【請求項30】 前記カウンターが最大値を示したとき、信号の経路を、前記第1の遅延回路列と前記第2の遅延回路列と前記第1の遅延回路と前記第2の遅延回路を通らず、前記受信回路から前記増幅回路を直接通る経路に切り替え、前記カウンターが最大値未満のときに第2の信号が入力したとき、信号の経路を、前記第1の遅延回路列と前記第1の遅延回路列と前記第1の遅延回路列と前記第2の遅延回路列と前記第2の遅延回路を通る経路に切り替える切替回路をさらに有する請求項22または請求項29項記載の遅延回路装置。

【請求項31】 前記切替回路がヒシテリシスを有する 請求項30記載の遅延回路裝置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は半導体回路装置に関し、特に同期信号(以下クロックと呼ぶ)の伝達または 発生に使用される遅延回路装置に関する。

[0002]

【従来の技術】従来、クロックを利用する半導体回路装 置では、図25に示すように、外部クロック401を受 信回路402で受信し、増幅回路403で増幅し、クロ ック制御の回路404で使用する内部クロック405を 発生していた。したがって、受信回路402で受信し、 増幅回路403で増幅する過程で、図26に示すように 外部クロック401と内部クロック405の間の遅延時 間406が生じていた。この遅延時間406は、半導体 回路装置は、製造技術の進歩、半導体基板の大口径化に より回路規模が増大してきたため、増大する傾向にあ る。一方、半導体回路装置は、搭載するシステムの高速 化により、回路動作、使用クロックも高速化してきた。 この結果、クロック周期407に対し、遅延時間406 が相対的に大きくなり、回路動作に障害がでてきた。 【0003】この対策として、これまで位相同期ループ (フェースロックトループ、Phase-Locked Loop, PLL 以下PLLと記述する。)が、用いられてきた。図27 にPLLの基本的な回路構成を示す。位相比較器505 では、受信回路502を介した外部クロック503と受 R

した内部クロック505の位相差から位相誤差信号506を出力する。位相誤差信号506はループフィルター507を介して制御信号508となり、電圧制御発振器509では、制御信号508に応じた周波数のクロック510を発生する。クロック510は増幅回路511で増幅され、クロック制御の回路512で使用する内部クロック505になる。制御信号508は、外部クロック503と内部クロック505の位相差がなくなるように電圧制御発振器509を制御し、最終的に位相差が検知できなくなるまで電圧制御発振器509を制御する。

【0004】したがって、PLLでは、外部クロックに対する内部クロックの遅延がなくなり、クロック周期に対し、遅延時間が相対的に大きくなり、回路動作に障害がでる問題点を回避できた。

【0005】また、デューティ比が整数比のクロック、または周波数が外部クロックの整数倍の周波数を利用する半導体回路装置では、図27に示すようなPLLに分周回路を組み込んだ構成が用いられてきた。

【0006】位相比較器505では、受信回路502を 介した外部クロック503と受信回路502と同等の遅 延を有する遅延回路504を介した内部クロック505 の位相差から位相差誤差信号506を出力する。位相誤 差信号506は、ループフィルター507を介して制御 信号508となり、電圧制御発振器509に入る。電圧 制御発振器509では、制御信号508に応じた周波数 のクロック510を発生する。クロック510は、分周 回路513を通過し、分周され、クロック514にな る。クロック514は増幅回路511で増幅され、クロ 30 ック制御の回路512で使用する内部のクロック505 になる。クロック510は増幅回路515で増幅され、 クロック制御の回路512で使用する内部クロック51 · 6になる。制御信号508は、外部クロック503と内 部クロック505の位相差がなくなるように電圧制御発 振器509を制御し、最終的に位相差が検知できなくな るまで電圧制御発振器509を制御する。内部クロック 505は、外部クロック503と位相、周期が等しく、 かつデューティ比が整数比のクロックになる。クロック 516は、内部クロック505の分周される前のクロッ 40 クと同じ周波数なので、外部クロック503に対し分周 の逆数倍の周波数のクロックになる。

[0007]

【発明が解決しようとする課題】本発明の目的は、上記 PLLを用いた回路の以下の欠点を解決した遅延回路装 置を提供することにある。

【0008】1. 内部クロックと外部クロックの位相差がなくなるまでに時間(数十周期以上)を要する。

にPLLの基本的な回路構成を示す。位相比較器505 【0009】2. 欠点1の結果、外部クロックの位相差では、受信回路502を介した外部クロック503と受 のない内部クロックを所望のタイミングで用いるために信回路502と同等の遅延を有する遅延回路504を介 50 常にPLLを動作させる必要があり、消費電力が増大す

る.

【0010】3. 電圧制御発振器は、電圧で発振を制御するため、電源電圧が低くなると制御電圧の幅が狭くなるため、制御周波数の精度が落ちる。

【0011】4. 一定の制御周波数の精度を保って、広い周波数にわたって制御する場合、周波数範囲の異なる 電圧制御発振器を複数用いる必要があり、電圧制御発振器を代えた場合、位相差がなくなるまで、時間を有する。

【0012】5. 位相差をなくせる条件(電圧、デバイス条件)が限られており、事前の調査を要し、事前の調査を要し、事前の調査を要し、事前の調査を要し、事前の調査を関係である。

【0013】6. 回路の種類が多く、不良の対応が困難 である。

#### [0014]

【課題を解決するための手段】本発明の遅延回路装置は、信号の伝達経路の任意の位置から出力を取り出し得る第1の遅延回路列と、信号の伝達経路の任意の位置から入力を入れ得る第2の遅延回路列と、信号の入力を入れ得る第2の遅延回路列と、信号の入力を入出力制御端子を有する制御回路を有して、第1の遅延回路列の出力に並べ配置入入の虚延回路列の出力と第2の遅延回路列の出力に近い側、第2の遅延回路列の出力に近い側、第2の遅延回路列の出力に近い側、第1の遅延回路列に第1の信号を入力し、第1の遅延回路列に第2の遅延回路列に転送する。

【0015】本発明の実施態様によれば、制御回路に第2の信号が入力され、第1の遅延回路列上の第1の信号が第2の遅延回路列に転送され、かつ第1の遅延回路列上の第1の信号が第1の遅延回路列上から除去される。 【0016】本発明の他の実施態様によれば、第1の遅

延回路列と第2の遅延回路列が、両者の遅延時間が等し くなるよう構成されている。

【0017】本発明の他の実施態様によれば、第1の遅延回路列と第2の遅延回路列に印加される電圧が定電圧源から供給される。

【0018】本発明の他の実施態様によれば、複数の電 圧源を有する回路において第1の遅延回路列と第2の遅 延回路列に印加される電圧が相対的に高電圧源である。

で回路列に印加される電圧が相対的に高電圧がそのる。 【0019】本発明の他の実施態様によれば、遅延回路 装置は、外部信号の受信回路と、増幅回路と、外部信号 の受信回路と同等の遅延時間を有する第1の遅延回路 と、増幅回路と同等の遅延時間を有する第2の遅延回路 をさらに有し、第1の信号が受信回路、第1の遅延回路 をさらに有し、第1の信号が受信回路、第1の遅延回路 別に入力し、第1の信号が受信回路を通過した後に制御 回路に入力し、第2の遅延回路列の出力が増幅回路に入50

力する。

【0020】本発明の他の実施態様によれば、第1の信号および第2の信号が所望の誤差を許す範囲の一定の周期を有する同期信号のパルスからなり、第2の信号が第1の信号より所望のパルス数遅れたパルスである。

8

【0021】本発明の他の実施態様によれば、遅延回路装置は、複数の遅延時間を複数の制御信号で選択可能な第3の遅延回路と、第3の遅延回路と等しい構成の第4の遅延回路とをさらに有し、第3の遅延回路が第1の遅延回路列の入力経路に直列に配置され、第4の遅延回路が第2の遅延回路列の出力経路に直列に配置され、第3の遅延回路と第4の遅延回路の遅延時間が等しくなるよう制御される。

【0022】本発明の実施態様によれば、第1の遅延回路列と第2の遅延回路列が、主として、インバーター、NANDからなる。

【0023】本発明の他の実施態様によれば、第1の遅延回路列の内部回路と第2の遅延回路列の内部回路が、 互いに鏡像関係にある回路レイアウトからなる。

20 【0024】本発明の他の実施態様によれば、第1の信号と第2の信号が同期信号またはクロックパルスである。

【0025】本発明の他の実施態様によれば、第1の遅延回路と第2の遅延回路の遅延時間の和が外部信号の受信回路の遅延時間と増幅回路の遅延時間の和から外部信号の信号幅を引いた時間に設定され、第1の信号が受信回路、第1の遅延回路、第2の遅延回路の順に通過した後に第1の遅延回路列に入力し、第1の信号が受信回路を通過した後に制御回路に入力し、第2の遅延回路列の出力が反転された後に増幅回路に入力する。

【0026】本発明の他の実施態様によれば、第1の遅延回路の遅延時間が電気信号で調整可能な構成になっており、電気信号を発生するためのヒューズ回路を有する。

【0027】本発明の他の実施態様によれば、遅延回路 装置は、第1の遅延回路列の最大遅延時間と第1の遅延 回路の遅延時間と第2の遅延時間の遅延時間の和より第 1の信号と第2の信号の間隔が長いとき、信号の経路 を、第1の遅延回路列と第2の遅延回路列と第1の遅延 回路と第2の遅延回路を通らず、受信回路から増幅回路 を直接通る経路に切り替え、第1の遅延回路列の最近 延時間と第1の遅延時間の遅延時間と第2の遅延回路の 遅延時間の和より第1の信号と第2の信号の間隔が短く なったとき、信号の経路を、受信回路から増幅回路を直 接通る経路から、第1の遅延回路列と第2の遅延回路列 と第1の遅延回路と第2の遅延回路を通る経路に切り替 える切替回路をさらに有する。

【0028】本発明の他の実施態様によれば、前記切替回路がヒシテリシスを有する。

【0029】本発明の他の実施態様によれば、遅延回路

装置は、第1の起動信号と第2の起動信号とを発生する 起動回路を有し、第1の起動信号は受信回路を起動し、 第2の起動信号は、第1の遅延回路列、第2の遅延回路 列、第1の遅延回路、前記第2の遅延回路への入力を起 動し、第1の起動信号または第2の起動信号のいずれか が非起動状態のとき、第1の遅延回路列中の信号は全て 除去される。

9

【0030】本発明の他の実施態様によれば、起動回路が同期式記憶回路装置のアクティブ信号またはパワーダウン信号のいずれかで制御される。

【0031】本発明の他の実施態様によれば、遅延回路 装置は、出力制御信号を発生するクロック出力制御回路 をさらに有し、クロック出力制御信号が第1の信号または第2の信号の増幅回路からの出力を制御し、クロック 出力制御信号が同期式記憶回路装置のリードモード信号、バーストモード信号、CASレーテンシー信号で制御される。

【0032】本発明の他の実施態様によれば、遅延回路装置は、クロックモード信号を発生するクロックモード信号発生回路をさらに有し、クロックモード信号は、信号の経路を、受信回路から増幅回路を直接通る経路、または第1の遅延回路列と第2の遅延回路列と第1の遅延回路と第2の遅延回路を通る経路に切り替える。

【0033】本発明の他の実施態様によれば、第1の遅延回路の遅延時間が電気信号で調整可能な構成になっており、電気信号が、外部信号と増幅回路の出力の位相差を打ち消すような信号であり、電気信号を発生するための位相比較回路をさらに有する。

【0034】本発明の他の実施態様によれば、第2の遅延回路列の遅延時間が、第2の遅延回路列に接続される負荷回路で設定される。

【0035】本発明の他の実施態様によれば、負荷回路 の負荷が、負荷制御用の信号で制御される。

【0036】本発明の他の実施態様によれば、第2の遅延回路列が複数の遅延回路列からなり、この第2の遅延回路列を構成する複数の遅延回路列が第1の遅延回路列に対してそれぞれ所望の遅延時間比を有し、第1の信号と第2の信号がその一部分である同期信号の周期に対し種々の比率の周期を有する。

【0037】本発明の遅延回路装置は、第5の遅延回路が第2の遅延回路列の次段に配置され、第1の遅延回路列の遅延時間が所望の比率になるように設定され、第1の遅延回路の遅延時間と第2の遅延回路の遅延時間の和と第5の遅延回路の遅延時間との比率が第1の遅延回路列の遅延時間と第2の遅延回路列の遅延時間の比率に等しく設定され、第5の遅延回路の出力、または第5の遅延回路の出力と受信回路の出力のOR出力、または第5の遅延回路の出力と受信回路の出力をリセット、セット入力とするRSフリップフロップの出力、またはOR出力を分周した出力が増幅

回路に入力される。

【0038】本発明の他の実施形態によれば、第5の遅延回路が前記第2の遅延回路列の次段に配置され、第2の遅延回路列が複数の遅延回路列からなり、第1の遅延回路列の遅延時間と第2の遅延回路列の遅延時間が所望の比率になるように設定され、第1の遅延回路の遅延時間との遅延回路の遅延時間の和と第5の遅延回路の遅延時間との比率が第1の遅延回路列の遅延時間との比率が第1の遅延回路列の遅延時間といまたは第5の遅延回路の出力と受信回路の出力、または第5の遅延回路の出力と受信回路の出力をリセット、セット入力とするRSフリッップフロップの出力、または該OR出力を分周した出力を増幅回路に入力する。

10

【0039】本発明の他の実施態様によれば、第2の遅延回路列が2列の遅延回路列からなり、第1の遅延回路列の遅延時間と第2の遅延回路列の各遅延回路列の遅延時間が2対1になるように設定され、第1の遅延回路の遅延時間の田本が第1の遅延回路列の遅延時間の比率が第1の遅延回路列の遅延時間の比率に等しくして入りし、第1の遅延回路列の出力が制御回路を介して入力し、第1の遅延回路列の出力と第2の遅延回路列の出力と第2の遅延回路列の出力と第5の遅延回路列の出力と第5の遅延回路列の出力と第5の遅延回路の出力と受信回路の出力を第5の遅延回路に入力し、第5の遅延回路の出力と受信回路の出力をリセット、セット入力とするRSフリップの出力、または該OR出力を均属した出力を増幅回路に入力する。

【0040】本発明の他の実施態様によれば、第1の遅延回路列と前記第2の遅延回路列の遅延時間の比率が、前記第1の遅延回路列を構成する回路数と前記第2の遅延回路列を構成する回路の回路数比で設定される。

【0041】本発明の他の実施態様によれば、第1の遅延回路列および第2の遅延回路列が環状になっており、第1の遅延回路列が前記第1の信号を入力し、任意の時間の後、制御回路が前記第2の信号を入力するまでに、第1の信号が前記環状になった第1の遅延回路列を周回した回数を計数し、制御回路が第2の信号を入力したとき、第1の遅延回路列上の第1の信号を第2の遅延回路列を周回する度に減算し、第1の遅延回路列中を周回した回数と同じ回数を第2の遅延回路列中を周回したところで第1の信号を第2の遅延回路列から出力させるカウンターをさらに有する。

【0042】本発明の他の実施態様によれば、カウンターが、制御回路が第2の信号を入力するまでに、第1の信号が前記環状になった第1の遅延回路列を周回した回数を計数する加算器と、制御回路が第2の信号を入力したときに、第1の遅延回路列上の前記第1の信号を第2

12

の遅延回路列に転送すると同時に加算器で計数した周回数を出力する転送器と、出力された周回数を、第1の信号が前記第2の遅延回路列を周回するたびに減算し、第1の信号が、第1の遅延回路列中を周回した回数と同じ回数第2の遅延回路列中を周回したところで、第1の信号を第2の遅延回路列から出力させる減算器を含む。

【0043】本発明の他の実施態様によれば、カウンターが最大値を示したとき、信号の経路を、第1の遅延回路列と第2の遅延回路列と第1の遅延回路と第2の遅延回路を通らず、受信回路から増幅回路を直接通る経路に切り替え、カウンターが最大値未満のときに第2の信号が入力したとき、信号の経路を、受信回路から増幅回路を直接通る経路から、第1の遅延回路列と第2の遅延回路列と第1の遅延回路と第2の遅延回路を通る経路に切り替える切替回路をさらに有する。

【0044】本発明の他の実施態様によれば、前記切替回路はヒステリシスを有する。

【0045】本発明の遅延回路装置は、信号の伝達経路 の位置から出力を取り出し得る第1の遅延回路列と、信 号の伝達経路の任意の位置から入力を入れ得る第2の遅 延回路列と、信号の入力端子と出力端子と入出力制御端 子を有する制御回路を有し、第1の遅延回路列と、第2 の遅延回路列をそれぞれ信号の伝達経路が逆向きになる ように並べて配置され、第1の遅延回路列の出力と第2 の遅延回路列の入力が制御回路を介して、それぞれ第1 の遅延回路列の入力に近い側、第2の遅延回路列の出力 に近い側から、順次接続されている。第1の遅延回路列 に第1の信号を入力し、任意の時間の後、制御回路に第 2の信号を入力し、第1の遅延回路列上の第1の信号を 第2の遅延回路列に転送する。第1の信号は、第1の遅 30 延回路中を第1の信号と第2の信号の入力時間の差の時 間、進行する。制御回路に第2の信号を入力し、第1の 遅延回路列上の第1の信号を第2の遅延回路列に転送し た後、第1の信号は、第2の遅延回路列中を第2の遅延 回路列の信号の伝達速度を第1の遅延回路列の信号の伝 達速度で割った値に第1の信号と第2の信号の入力時間 の差の時間を掛けた時間進行する。すなわち、第1の信 号と第2の信号の入力時間の差の遅延時間を有する遅延 回路列ができる。

【0046】ここで、第1の遅延回路列の信号の伝達速 40 度と第2の遅延回路列の信号の伝達速度を等しくし、外部信号の受信回路と、増幅回路と、外部信号の受信回路と同等の遅延時間を有する第1の遅延回路を有し、第1の信号が受信回路、第1の遅延回路、第2の遅延回路の順に通過した後に第1の遅延回路列に入力し、第1の信号が受信回路を通過した後に第2の信号として制御回路に入力し、第2の遅延回路列の出力が増幅回路に入力する構成とし、かつ第1の信号を一定の周期のクロック信号として入力すると、第1の信号が第1の遅延回路列に 50

入ってから、1周期後に第1の信号が受信回路を通過した後に第2の信号として制御回路に入力する時間差は、外部信号の受信回路の遅延時間と増幅回路の遅延時間の和を第1の信号の周期から引いた時間に等しくなる。この第2の遅延回路列の出力は増幅回路に入力する。この増幅回路の出力は、第1の信号が受信回路に入った時間から、ちょうど第1の信号の2周期分の時間遅れ、実質的に外部の第1の信号と等しいタイミングの信号を内部回路に提供する。

【0047】また、第5の遅延回路を第2の遅延回路列。 の次段に配置し、第1の遅延回路列の遅延時間と第2の 遅延回路列の遅延時間が所望の比率になるように設定さ れ、第1の遅延回路の遅延時間と第2の遅延回路の遅延 時間の和と第5の遅延回路の遅延時間との比率を第1の 遅延回路列の遅延時間と第2の遅延回路列の遅延時間の 比率と等しくし、第5の遅延回路の出力と受信回路の出 力のOR出力、または第5の遅延回路の出力と受信回路 の出力をリセット、セット入力とするRSフリップフロ ップ出力、またはOR出力を分周した出力を増幅回路に 入力する。このOR出力は、パルスが外部入力のクロッ クパルスの周期の第1の遅延回路列と第2の遅延回路列 の遅延時間の比率に新たなクロックパルスが加わったパ ルスとなり、比率が2のときは、外部入力パルスの周期 が1/2、周波数2倍のクロックパルスをクロック1周 期の期間で内部回路に提供する。RSフリップフロップ 出力、またはOR出力を分周した出力は、クロックのデ ューティ比が第1の遅延回路列と第2の遅延回路列の比 率と等しいクロックパルスをクロック2周期の期間で内 部クロックに提供する。

【0048】なお、本発明の遅延回路装置は、第1の遅延回路列と第2の遅延回路列の遅延時間の比率が、第1の遅延回路列を構成する回路数と第2の回路を構成する回路の回路数比で設定される。

【0049】また、カウンターを配置し、かつ、第1の 遅延回路列および第2の遅延回路列を環状にし、第1の 遅延回路列に第1の信号を入力し、任意の時間の後、制 御回路に第2の信号を入力するまでに、第1の信号が環 状になった第1の遅延回路列を周回した回数をカウンタ ーで加算し、制御回路および転送器に第2の信号を入力 したときに、第1の遅延回路列上の第1の信号を第2の 遅延回路列に転送すると同時にカウンターで加算した周 回数を、第1の信号が第2の遅延回路列を周回する度に 減算し、第1の信号が第1の遅延回路列中を周回した回 数と同じ回数を第2の遅延回路列中を周回したところ で、第1の信号を第2の遅延回路列から出力する。すな わち、カウンターを配置することで、第1の遅延回路 列、第2の遅延回路列の何倍の長い周期のクロックパル スにおいても外部クロックと遅延時間差のない内部クロ ックの提供、任意のデューティ比、周期のクロックの提 供を可能にする。

【0050】また、第1の遅延回路の遅延時間が電気信号で調整可能な構成になっており、該電気信号を発生するためのヒューズ回路を有する。すなわち、外部クロックと内部クロックとの時間差が製造後に生じた場合、またはスペック変更に対し、フューズトリミングにより遅延時間の設定変更を可能にする。

【0051】また、第1の遅延回路列の最大遅延時間と 第1の遅延回路の遅延時間と第2の遅延回路の遅延時間 の和より第1の信号と第2の信号の間隔が長いとき、信 号の経路を、第1の遅延回路列と第2の遅延回路列と第 1の遅延回路と第2の遅延回路を通らず、受信回路から 増幅回路を直接通る経路に切り替え、第1の遅延回路列 の最大遅延時間と第1の遅延回路の遅延時間と第2の遅 延回路の遅延時間の和より第1の信号と第2の信号の間 隔が短くなったとき、信号の経路を、受信回路から増幅 回路を直接通る経路から、第1の遅延回路列と第2の遅 延回路列と第1の遅延回路と第2の遅延回路を通る経路 に切り替える切替回路を有する。さらに、受信回路から 増幅回路を直接通る経路から、第1の遅延回路列と第2 の遅延回路列と第1の遅延回路と第2の遅延回路を通る 経路に切り替える切替回路がヒシテリシスを有するの で、外部クロックの周期が、本発明の遅延回路装置が設 定する最大値を越えた場合でも内部回路にクロックが提 供される。

【0052】また、本発明の遅延回路装置は、2クロッ ク以内に外部クロック周期と同期するので、いくつかの 制御回路を追加することで、同期式記憶装置の制御信号 で制御が容易である。以下にその例を示す。第1の起動 信号と第2の起動信号とを発生する起動回路を有し、第 1の起動信号は、受信回路を起動し、第2の起動信号 は、第1の遅延回路列、第2の遅延回路列、第1の遅延 回路と、第2の遅延回路への入力を起動し、第1の起動 信号または第2の起動信号のいずれかが非起動状態のと き、第1の遅延回路列中の信号は全て除去される。起動 回路が同期式記憶回路装置のアクティブ信号またはパワ ーダウン信号のいずれかで制御される。クロック出力制 御信号を発生するクロック出力制御回路を有し、該クロ ック出力制御信号が、第1の信号または前記第2の信号 の増幅回路からの出力を制御し、該クロック出力制御信 号が同期式記憶回路装置のリードモード信号、バースト モード信号、CASレーテンシー信号で制御される。ク ロックモード信号を発生するクロックモード信号発生回 路を有し、該クロックモード信号は、受信回路から、増 幅回路を直接通る経路と、第1の遅延回路列と第2の遅 延回路列と第1の遅延回路と第2の遅延回路を通る経路 に切り替える。

【0053】また、第1の遅延回路の遅延時間が電気信号で調整可能な構成になっており、該電気信号が、外部信号と増幅回路の出力の位相差を打ち消すような信号であり、該電気信号を発生するための位相比較回路を有す

14

る。すなわち、位相比較回路により外部クロックと内部 クロックの位相差をより精度よく合わせられる。しか も、位相比較回路なしでもあらかじめ位相が合っている ので、位相比較回路によっても極めて短い時間で位相調 整がされ、かつ位相比較回路を用いた回路としては、広 い周波数にわたってクロックを制御し得る。

### [0054]

【発明の実施の形態】次に、本発明の実施の形態について図面を参照して証明する。

0 (第1の実施形態)本発明の第1の実施形態について図 1と図2により説明する。

【0055】図1を参照すると、本実施形態は、信号の 伝達経路の任意の位置から出力を取り出し得る遅延回路 列101 (第1の遅延回路列) と、信号の伝達経路の任 意の位置から入力を入れ得る遅延回路102 (第2の遅 延回路列)と、信号の入力端子と出力端子と入出力の制 御端子109を有する制御回路103と、遅延回路列1 01と102の負荷を等しくするための負荷調整素子1 04と、外部信号を受信する受信回路105と、増幅回 路106と、受信回路105と同等の遅延時間を有する 遅延回路107と、増幅回路106と同等の遅延時間を 有する遅延回路108から構成される。受信回路105 の出力は遅延回路107の入力と制御端子109とに接 続されている。遅延回路107の出力は遅延回路108 の入力と接続されている。遅延回路108の出力は遅延 回路列101の入力と接続されている。遅延回路列10 2の出力は増幅回路106の入力と接続されている。

【0056】次に、遅延回路列101、遅延回路列10 2、制御回路103および負荷調整素子104の内部の 30 構成について説明する。遅延回路列101と遅延回路列 102はインバーターとNANDとの交互配置からな り、制御回路103と負荷調整素子104はNANDか らなる。遅延回路列101は、入力側からNAND F N1、インバーターFI1、NAND FN2、インバー ーターFI2、…、NAND FNn、インパーターF In, NAND FNn+1、インバーターFIn+ 1、…をこの順で接続した構成からなる。遅延回路列1 02は、出力側から、インパーターRI1、NAND RN1、インバーターRI2、NAND RN2、…、 インバーターRIn、NAND RNn、インバーター RIn+1、NAND RNn+1、…をこの順で接続 した構成からなる。制御回路103は、入力端子の1つ が制御端子109と接続されたNAND列NAND C N1, NAND CN2, ..., NAND CNn, NA ND CNn+1、…から構成される。負荷調整索子1 04は、入力端子の1つが接地線110と接続されたN AND列NAND GN1、NAND GN2、…、N AND GNn、NAND GNn+1、…から構成さ れる。

) 【0057】次に、遅延回路列101、遅延回路列10

接続をそれぞれのn番目の素子で説明する。遅延回路列 101のインバーターFInの出力は、NAND FN n+1に入力するとともに、制御回路103のNAND CNnの2つの入力端子の1つで制御端子109と接 続されていない入力端子と接続されている。制御回路 1 03のNAND CNnの出力は、遅延回路列101の NAND FNn+2の2つの入力端子の1つでインバ ーターFIn+lの出力と接続されていない入力端子と 接続され、かつ遅延回路列102のNAND RNnの 2つの入力端子の1つでインバーターRIn+1の出力 と接続されていない入力端子と接続されている。遅延回 路列102のNAND RNnの出力は、遅延回路列1 02のインバーターRInの入力に接続されている。遅 延回路列102のインバーターRInの出力はNAND RNn-1に入力するとともに、負荷調整素子104の NAND GNnの2つの入力端子の1つで接地線11 0と接続されてない入力端子と接続されている。負荷調 整素子104のNAND GNnの出力はどこにも接続 されていない。また、遅延回路列101のNAND F N1の2つの入力端子の1つで遅延回路列101の入力 端子とは接続されていない入力端子と、NAND FN 2の2つの入力端子の1つでインバーターF 11の出力 と接続されていない入力端子と、遅延回路列102の最 後尾のNANDの2つ入力のうち、制御回路103の最 後尾のNANDの出力と接続されていない入力は電源線 '111と接続されている。

【0058】次に、本実施形態の動作について図2により説明する。

【0059】入力クロック301は、立ち上がりエッジ を用いる低周期H (ハイレベル) パルスである。クロッ ク群302は、遅延回路列101内の全てのインバータ -出力で、遅延回路列201内を進行するクロックを表 す。クロック303は、受信回路105の出力で、制御 端子109に入力するクロックを表す。クロック群30 4は、遅延回路列102内の全てのインバーター出力 で、遅延回路列102内を進行するクロックを表す。ク ロック305は増幅回路106の出力を表す。クロック は周期的に本遅延回路装置に入力されるため、実使用時 には、個々の区別をすることはないが、ここでは、動作 をわかりやすくするため、任意のクロックパルスの1つ をm番クロックと名付け、次のクロックパルスをm+1 番クロックと名付け、次のクロックパルスをm+2番ク ロックと名付ける。m番クロックは、受信回路105の 次に、受信回路105と同等の遅延時間を有する遅延回 路107と、増幅回路106と同等の遅延時間を有する 遅延回路108を介して遅延回路列101に入り、遅延 回路列101内を進行し、クロック群302中のm番ク ロック群で表される。遅延回路列101内のインパータ ー出力は、m番クロックの進行によりHになり、m番ク

ロックのパルス幅の期間H出力を保つ。m番クロックが 受信回路105を出てからクロック1周期後、受信回路 105からm+1番クロックが制御端子109に入力 し、クロック303のm+1番クロックとして表され る。このときm番クロックは、遅延回路列101内を進 行しており、例えば、遅延回路列101内をう番目のイ ンバーターFIj(Hパルスの先頭のインバーター)か らj-k番目のインパーターFIj-k(Hパルスの最 後のインバーター)をm番クロックの幅で進行中とする と、 j 番目のインパーターFI j からFI j ー k 番目の インバーターFIjーkの出力は、前述の通りH出力で ある。したがって、m番クロックの進行中のインバータ -FIjからFIj-kの出力と接続された制御回路1 03のNAND CNjからCNj-kの入力は、2入 力ともHになり、出力はL(ロウレベル)になる。この 結果、遅延回路列102内のNAND入力は、2入力と もHで待機しているが、このうち、制御回路103のN AND CNjからCNj-kと接続された遅延回路列 102内のNAND RNjからRNj-kの2入力の 1つがしになり、出力はHからしに転じ、遅延回路列1 02内をm番クロックがしパルスとなって進行し、クロ ック群304中のm番クロック群で表される。また、遅 延回路列101内のNANDFNj+2からNAND FNi-k+2の2つの入力のうち制御回路103のN AND CNjからCNj-kと接続された入力がしに なり、この結果、インバーターFIi+2からインバー ターF I j-k+2の出力が全てしになり、遅延回路列 101内のm番クロックは全てしにされる。遅延回路列 102を出たm番クロックは増幅回路106を介して出 30 力され、クロック304のm番目のクロックで表され

【0060】次に、遅延時間について説明する。

【0061】受信回路105と遅延回路107の遅延時 間は、前述の通り等しく、それぞれdlとする。増幅回 路106と遅延回路108の遅延時間は、前述の通り等 しくそれぞれは2とする。クロックの周期は t C K とす る。入力クロック301のm番クロックの立ち上がりエ ッジと受信回路105の出力クロック303のm番クロ ック立ち上がりエッジとの間の遅延はdlである。受信 回路105の出力クロック303のm番クロックの立ち 上がりエッジと遅延回路列101を進行するクロック群 302のm番目のクロック群の先頭クロックの立ち上が りエッジの間の遅延は、受信回路105の出力クロック 303のm番クロックの立ち上がりエッジと受信回路1 05の出力クロック303のm+1番クロック立ち上が りエッジの間の遅延に等しく、tCKとなる。したがっ て、遅延回路列101をクロックの立ち上がりエッジが 進行する時間は、クロックの周期 t C K から遅延回路 1 07の遅延時間 d1と遅延回路108の遅延時間 d2を 50 引いた時間 t C K - d 1 - d 2 である。遅延回路列 1 0

置され、遅延回路112と遅延回路113の遅延時間が 等しくなるように制御する回路になっている。 【0067】次に、本実施形態の動作について説明す

18

【0067】次に、本実施形態の動作について説明り る。

【0068】動作は、基本的には、第1の実施形態と等 しく、遅延回路112と遅延回路113の遅延時間dV の調整が加わる点が第1の実施形態と異なる。そのた め、まず、遅延時間について説明する。受信回路105 と遅延回路107の遅延時間は、前述の通り等しく、そ れぞれは1とする。増幅回路106と遅延回路108の 遅延時間は、前述の通り等しく、それぞれd2とし、遅 延回路112と遅延回路113の遅延時間をdVとし、 クロックの周期はtCKとする。したがって、遅延回路 列101をクロックの立ち上がりエッジが進行する時間 は、クロックの周期はCKから遅延回路107の遅延時 間は1、遅延回路108の遅延時間は2、遅延回路列1 12の遅延時間 d V を引いた時間 t C K - d 1 - d 2 dVである。遅延回路列102をクロックのLパルスの 立ち上がりエッジが進行する遅延回路は、遅延回路列 1 01をクロックの立ち上がりエッジが進行する遅延回路 と等しい構成段数になるので、遅延回路列102をクロ ックのしパルスの立ち上がりエッジが進行する時間は、 遅延回路列101をクロックの立ち上がりエッジが進行 する時間と等しく、クロックの周期tCKから遅延回路 107の遅延時間 d1、遅延回路108の遅延時間 d 2、遅延回路113の遅延時間 d V を引いた時間 t C K - d 1 - d 2 - d V である。

【0069】以上説明したように、遅延回路列101と遅延回路列102をクロックが通過する時間に遅延回路30 112、遅延回路113の遅延時間の項が含まれる。したがって、例えば、クロックの周期tCKがあらかじめ長くなることがわかっている場合には、dVが長くなる設定、クロックの周期tCKがあらかじめ短くなることがわかっている場合には、dVが短くなる設定を行う。【0070】以上の動作により、本実施形態では、遅延回路列101、遅延回路列102の規模を大きくすることなく、広い周波数範囲にわたって所望の特性が得られることがわかる。

(第3の実施形態) 次に、本発明の第3の実施形態につ 40 いて、図4を用いて説明する。

【0071】図4に示すように、本実施形態は、図1の 遅延回路装置に、増幅回路106の入力を反転するイン バーター114が付加され、遅延回路107と遅延回路 108の遅延時間の和が、受信回路105の遅延時間と 増幅回路106の遅延時間の和よりクロック201のパ ルス幅分短い時間に設定される点が第1の実施形態と異 なる。

成の遅延回路113とを付加した檘成で、遅延回路11 【0072】本実施形態の動作は基本的に、第1の実施 2が遅延回路列101の入力経路に直列に配置され、遅 形態と同じである。ただし、第1の実施形態では遅延回 延回路113が遅延回路列102の出力経路に直列に配 50 路列101から遅延回路列102にパルスを転送すると

2をクロックのしパルスの立ち上がりエッジが進行する 遅延回路は、遅延回路列101をクロックの立ち上がり エッジが進行した遅延回路と等しい構成段数になるので、遅延回路列102をクロックのしパルスの立ち上のりエッジが進行する時間は、遅延回路列101をククロンクの周期tCKから遅延回路107の遅延時間は108の遅延時間は2を引いた時間 tCK 可多の 増幅回路106を 通過するのに要延回路107、遅延回路108、6を 可路105、遅延回路列102、増幅回路106を延延回路列101、遅延回路列102、増幅回路106を通過するのに要する時間は2tCKになり、一個路で出力される。

【0062】また、本実施形態では、遅延回路列101と遅延回路列102の遅延時間を等しくするため、例えば、FNnとFInとCNnのマスクパターンと、RNnとRInとGNnのマスクレイアウトを鏡像パターンとし、負荷(遅延回路列101と102に接続される全てのゲート、配線で、遅延回路列101に対しては制御回路103、遅延回路列102に対しては負荷調整素子104)を等しくした。

【0063】本実施形態の遅延回路装置に供給される電源電圧は、本実施形態の遅延回路装置が搭載される半導体回路装置上に搭載された定電圧供給回路から供給される。したがって、本実施形態の遅延回路装置の遅延時間は外部電源電圧に依存しない。また、定電圧供給回路から供給される電圧を調整することにより、遅延回路列101、遅延回路列102の使用ゲート段数を調整できる。定電圧供給回路から供給される電圧を高くすると、遅延回路列101、102の信号伝達速度が早くなり、低くすると遅くなるからである。

【0064】本実施形態によれば、外部クロックと遅延 差のない内部クロックが僅か2クロック後に確実に得る ことが可能である。

【0065】本実施形態の遅延回路列101、遅延回路列102、制御回路103、負荷調整素子104はNANDおよびインバーターから構成されているが、他の素子にて構成することも可能である。また、内部回路の動作に影響を与えない範囲において、外部クロック201の誤差は許容し得る。

(第2の実施形態)次に、本発明の第2の実施形態について図3を参照して説明する。

【0066】図3に示すように、本実施形態は、図1の遅延回路装置に、複数の遅延時間を複数の制御信号で選択可能な遅延回路112と、遅延回路112と等しい構成の遅延回路113とを付加した構成で、遅延回路112が遅延回路列101の入力経路に直列に配置され、遅延回路113が遅延回路列102の出力経路に直列に配

b

20

き、HパルスがLパルスに反転するが、本実施形態では、LパルスをHパルスに再反転し出力する。本実施形態でも出力のHパルスの立ち上がりエッジを用いるので、パルス幅 t PW分の調整を要する。

【0073】次に、遅延時間の配分および出力パルスの タイミングについて説明する。遅延回路107と遅延回 路108の遅延時間の和は、受信回路105の遅延時間 と増幅回路106の遅延時間の和d1+d2より入力ク ロック301のパルス幅tPW分短い時間d1+d2t PWになる。したがって、遅延回路列101をクロッ . クの立ち上がりエッジが進行する時間は、クロックの周 期tCKから、遅延回路107の遅延時間と遅延回路1 08の遅延時間の和d1+d2-tPWを引いた時間 t CK-d1-d2+tPWである。遅延回路列102を クロックのLパルスの立ち上がりエッジが進行する遅延 回路は、遅延回路列101をクロックの立ち上がりエッ ジが進行する遅延回路と等しい構成段数になるので、遅 延回路列102をクロックのLパルスの立ち上がりエッ ジが進行する時間は遅延回路列101をクロック立ち上 がりエッジが進行する時間と等しく、クロックの周期t CKからd1+d2-tPWを引いた時間tCK-d1 -d2+tPWである。また、遅延回路列102をクロ ックのしパルスの立ち下がりエッジが進行する時間は、 '立ち上がりエッジが進行する時間よりパルス幅 tPW短 く、tCK-d1-d2である。

【0074】以上説明したように、遅延回路列101と 遅延回路列102をクロックが通過する時間に遅延回路 112と遅延回路113の遅延時間の項が含まれる。し たがって、例えば、クロックの周期tCKがあらかじめ 長くなることがわかっている場合には、dVが長くなる 設定、クロックの周期tCKがあらかじめ短くなること がわかっている場合には、dVが短くなる設定を行う。

【0075】以上の動作により、本実施形態では、遅延回路列101、遅延回路列102の規模を大きくすることなく、広い周波数範囲にわたって所望の特性が得られることがわかる。

(第4の実施形態)次に、本発明の第4の実施形態について図5と図6を用いて説明する。

【0076】図5に示すように、本実施形態は図1の遅延回路装置に遅延調整回路115が追加され、遅延回路107は、単純な遅延回路ではなく、遅延調整回路115により調整可能な可変遅延回路になっている。

【0077】本実施形態では、図6に示すように、遅延回路107は、トランジスタ1102を介して接続される容量素子1103の組み合わせ8組がインバーター列1101のノードに接続されて構成されている。1個のトランジスタ1102は常に導通状態にあり、他のトランジスタは、1個が信号1104で制御され、2個が信号1105で制御される。各信号1104、1105、1106は、それぞれ

遅延調整回路115内のヒューズレジスタ1107、ヒューズレジスタ1108、ヒューズレジスタ1109で独立に制御される。したがって、トランジスタ1102に接続され容量値は、2の3乗、すなわち8段階のレベルをもち、遅延回路107は8段階の遅延時間をもつ。ヒューズレジスタ1107、ヒューズレジスタ1108、ヒューズレジスタ1109の出力レベルは、ヒューズ1110、ヒューズ1111、ヒューズ1112の接続状態および設定信号1113で決定される。

10 【0078】本実施形態では、ヒューズにより遅延回路 107の遅延時間を調整できるので、半導体集積回路が 完成したのちにもクロックのタイミングの設定が可能に なる。

(第5の実施形態) 次に、本発明をダイナミックランダムアクセスメモリ(以下DRAMと表記する)のデータアウトに使用した場合の実施形態について図7~10を用いて説明する。

【0079】図7に示すように、本実施形態の遅延回路 装置は図1の遅延回路装置に分配回路121とクロック 20 切替回路122と最大周期違反検知回路123とクロッ ク起動回路124とクロック出力制御回路125とクロックモード信号発生回路126を追加して構成されている。

【0080】分配回路121とクロック切替回路122 は、複数のクロックの経路が分岐または合流する回路 で、その経路は複数の信号で制御される。

【0081】最大周期違反検知回路123、クロック起動回路124、クロック出力制御回路125、クロックモード信号発生回路126は、分配回路121とクロック切替回路122のクロックの経路を制御する信号を発生する回路であり、かつ、それ自体も制御信号で制御される。

【0082】分配回路121は、受信回路105の出力をクロック入力として入力し、クロック出力として、分配回路出力1211、分配回路出力1212に分割し、出力する。分配回路出力1211は遅延回路107に入力し、分配回路出力1212は制御端子109および最大周期違反検知回路123に入力する。

【0084】図8に分配回路121の回路図を示す。受信回路105の出力は、これまで述べてきたようにHパルスが一定周期で出力されるクロック出力である。クロックモード信号1217は、Hのとき受信回路105の出力を分配回路121を通過させ、分配回路出力1211、分配回路出力1217は、Hのとき受信回路105の出力を分配回路121を通過させず分配回路出力121501をし固定、分配回路出力1212をLまたはHに固定

する。クロック起動信号1214は、Hのとき、分配回 路出力1212を分配回路出力1211と等しい出力に し、LのときH固定にする。クロック起動信号1215 は、Hになった後に入力した受信回路105の出力のク ロックを分配回路121を通過させ、分配回路出力12 11、分配回路1212をクロック出力にする。クロッ ク起動信号1215が、Lになった後に入力した受信回 路105の出力のクロックを分配回路121を通過させ ず、分配回路出力1211をL固定、分配回路出力12 12をLまたはHに固定する。また、受信回路105の 出力のクロックは、分配回路116を通過する際に、イ ンバーター4段とNOR1段の遅延幅のパルス幅に整形 される。

【0085】クロック切替回路122は、遅延回路列1 02と増幅回路106の間に配置され、遅延回路列10 2の出力と受信回路105の出力が入力し、クロック切 替回路122の出力は増幅回路106に入力される。

【0086】クロック切替回路122を制御する信号 は、クロック出力制御信号1216、クロックモード信 号1217、クロック切替信号1218である。

【0087】図9にクロック切替回路122の回路図を 示す。クロック出力制御信号1216は、Hになった後 に入力した受信回路105の出力のHパルスクロックま たは遅延回路列102の出力のクロックをクロック切替 回路122を通過させ、クロック切替回路122の出力 をHパルスクロック出力にする。クロック出力制御信号 1216が、しになった後に入力した受信回路105の 出力Hパルスまたは遅延回路列102の出力のクロック をクロック切替回路122を通過させず、クロック切替 回路122の出力をしに固定する。クロックモード信号 1217、クロック切替信号1218の双方がHになっ たとき、遅延回路列102の出力がクロック切替回路1 22を通過可能になり、クロックモード信号1217、 クロック切替信号1218の一方または双方がしになっ たとき受信回路105の出力がクロック切替回路122 を通過可能になる。

【0088】最大周期違反検知回路123は、遅延回路 列101を進行したクロックパルスが、遅延回路列10 1の最遠端に達する時間より長い周期で入力したときに Hパルスとして出力される最大周期違反信号1213が 入ったとき、分配回路出力1212の最初のHパルスの 立ち上がりエッジでこれを取り込み、次のHパルスの立 ち下がりエッジでクロック切替信号1218をH出力か らし出力にする。クロック切替信号1218は、一旦、 L出力になったら、分配回路出力1212のHパルスが 3回入る間、最大周期違反信号1213がし出力を続け た場合H出力に戻るヒシテリシスを有する。クロック切 替回路122は、クロック切替信号1218がH出力の とき、遅延回路列102の出力を通過させ、クロック切 替信号1218がL出力のとき、受信回路105の出力 50 H出力したときクロック起動信号1214をL出力に

を通過させる。

【0089】最大周期違反検知回路123を制御する信 号は、クロック起動信号1215である。分配回路出力 1212は、最大周期違反信号1213をRS-F/F 1221, D-LAT1222, D-F/F1223 (図10)で取り込むときに用いられる。

【0090】最大周期違反検知回路123の論理回路図 を図10に示す。最大周期違反信号1213がHパルス として入ったとき、RS-F/F1221の出力は、分 配回路出力1212に遅延を加えた信号が次にH出力に なるまでし出力になる。RS-F/F1221のL出力 は、まずD-LAT1222で分配回路出力1212が Hになる立ち上がりエッジで取り込まれ、D-LAT1 222のQBからH出力として出力される。D-LAT 1222のQBからのH出力は、D-F/F1223で 分配回路出力1212が次にHからしに立ち下がるエッ ジで取り込まれ、D-F/F1223のQからH出力と して出力される。D-F/F1223のQからのH出力 は、D-F/F1224で分配回路出力1212が次の 次にHからしに立ち下がるエッジで取り込まれ、D-F・ /F1224のQからH出力として出力される。D-F /F1224のQからのH出力は、D-F/F1225 で分配回路出力1212が次の次にHからしに立ち下が るエッジで取り込まれ、D-F/F1225のQからH 出力として出力される。D-F/F1233のQB出力 とD-F/F1224のQB出力とD-F/F1225 のQB出力は3入力NAND1226に入力し、3入力 NAND1226の出力は、最大周期違反検知回路12 3の出力クロック切替信号1218として出力される。 【0091】クロック起動信号1215は、L出力のと き、D-LAT1222のQB出力をL固定し、D-F /F1223のQB出力をH固定、D-F/F1224 のQB出力をHに固定、D-F/F1225のQB出力 をHに固定し、最大周期違反検知回路123の出力クロ ック切替信号1218をHに固定する。また、クロック 起動信号1215はL出力のとき、分配回路出力121 2をH固定し、このときRS-F/F1221の出力は H固定になる。

【0092】クロック起動回路124は、アクティブ信 40 号1219、パワーダウン信号1220が入力し、クロ ック起動信号1214、クロック起動信号1215を出 力する。クロック起動回路124を制御する信号はクロ ック出力制御信号1216である。

【0093】図11にクロック起動回路124の回路図

【0094】クロック起動回路124は、アクティブ信 号1219がしを出力したときクロック起動信号121 4をH出力にし、一定の時間を経た後にクロック起動信 号1215をH出力にする。アクティブ信号1219が

し、ほぼ同時にクロック起動信号1215をし出力にする。パワーダウン信号1220がH出力したときクロック起動信号1214をし出力にし、一定の時間を経た後にクロック起動信号1215をし出力にする。パワーダウン信号1220がし出力したときクロック起動信号1214をし出力にする。また、クロック出力制御信号1215をし出力にする。は、クロック起動信号1214をH出力にし、クロック起動信号1215をH出力にする。

【0095】クロック起動信号1214は、Hになった 10とき、受信回路105を起動し、かつ分配回路出力1212をH固定からクロック出力可能な状態にする。クロック起動信号1214は、Lになったとき、受信回路105を停止し、かつ分配回路出力1212をH固定にする。分配回路出力1212は、H固定になったとき、遅延回路列101内を進行中のHパルスを全て遅延回路列102に転送し、かつ、遅延回路列101内のHパルスを全てL固定にする。

【0096】クロック起動信号1214をH出力にし、クロック起動信号1215は、一定の時間を経た後にL 20出力にすることで受信回路105を起動し、完全なパルスが出力される状態になってから、受信回路105の出力を分配回路121を通過できる状態にし、かつ最大周期違反検知回路123の出力のクロック切替信号1218をH固定から最大周期違反信号1213が入ったとき、分配回路出力1212に同期したクロック切替信号1218をL出力できる状態にする。

【0097】クロックモード信号発生回路126はクロックモード信号1217を出力する。クロックモード信号1217は、分配回路121、クロック切替回路122に入力する。クロックモード信号1217がH出力のときは、受信回路105の出力のクロックは分配回路121を通過し、遅延回路列101、遅延回路列102を通過可能になる。クロックモード信号1217がL出力のときは、受信回路105の出力のクロックは分配回路121を通過し、遅延回路107、遅延回路108、遅延回路列101、遅延回路列102を通過不可能になる。

【0098】クロック出力制御回路125は、リードモード信号1231、バーストモード信号1232、CASレーテンシー信号1233に応じてクロック出力制御信号1216を出力する。リードモード信号1231は、DRAMがデータの読み出しサイクルに入ることを示す信号で、アクティブ信号1219がHになってから一定の時間後に外部から入力される。この一定時間は、クロック起動信号1214をH出力し、クロック起動信号1215がH出力される時間より長い時間である必要がある。バーストモード信号1232は、DRAMがデータの読み出しサイクルにおいて連続してデータを出力するクロック数を表す信号である。CASレーテンシー

信号1233は、リードモード信号1231が入ってからデータが出力されるまでのクロック数を表す信号である。バーストモード信号1232、CASレーテンシー信号1233は、ともにあらかじめ設定してある信号である。

【0099】クロック出力制御信号1216は、リードモード信号1231がHになってからバーストモード信号1232の示すクロック数とCASレーテンシー信号1233の示すクロック数を加えたクロック数の期間H出力される。

【0100】以上、本実施形態では、クロックの周波数 が長くなり、遅延回路列101の最遠端までクロックが 達しても遅延回路列102にクロックが転送されない場 合には、受信回路105の出力を増幅回路106に入力 させることにより、クロックが内部回路に供給されない という事態を回避でき、かつ、クロックの切り替えにヒ シテリシスを設けることで、クロックの出力タイミング が頻繁に変わることを避けることができる。また、クロ ックの起動をDRAMの動作に応じて行うことで、必要 なとき以外は、クロックを止め、消費電力を削減し、か つ外部クロックの受信クロックの起動タイミングと内部 クロックの起動タイミングをずらすことで、ハザードの 発生を抑えることができる。さらに、クロック停止時に は、遅延回路列101中のHパルスを全て遅延回路列1 02に転送し、遅延回路列101中のパルスをし固定に することで、遅延回路列101、遅延回路列102中の 不要な動作をなくすことができる。

(第6の実施形態)次に、本発明の第6の実施形態について説明する。

70 【0101】図12に示すように、本実施形態は図1の 遅延回路装置に遅延回路131と位相比較回路132と フィルタ133と遅延調整回路134を追加して構成さ れている。

【0102】遅延回路131は、受信回路105と等しい遅延時間に設定され、遅延回路107は単純な遅延回路ではなく、遅延調整回路134により調整可能な可変遅延回路になっている。遅延回路131には増幅回路106の出力が入力し、遅延回路131の出力は位相比較回路132に入力する。位相比較回路132からは、遅延回路131の出力と受信回路105の出力され、フィルタ133を介して遅延調整回路134に入力する。遅延調整回路134の出力は遅延回路107に入力し、遅延回路131の出力と受信回路105の出力の位相差がなくなるように遅延回路107の遅延時間を調整する。

【0103】図13に本実施形態における位相比較回路 1.32、フィルタ133、遅延調整回路134から遅延 回路107に至る回路図を示す。

7 【0104】本実施形態では、遅延回路107は、第4

の実施形態と同じ構成を有し、トランジスタ1102を 介して接続される容量素子1103の組み合わせ8組を インバーター列1101のノードに接続する。1個のト ランジスタ1102は常に導通状態にあり、他のトラン ジスタは、1個が信号1104で制御され、2個が信号 1105で制御され、4個が信号1106で制御され る。各信号1104、1105、1106は、それぞれ 遅延調整回路134内の3ピットカウンターで制御され る。したがって、トランジスタ1102に接続される容 量値は、2の3乗、すなわち8段階のレベルをもち、遅 10 延回路107は8段階の遅延時間をもつ。遅延調整回路 134内の3ピットカウンターは、フィルタ133から 出力されるカウントアップ信号1303、カウントダウ ン信号1304で制御される。フィルタ133は、位相 比較回路132からのアップ信号1301、ダウン信号 1302で制御される。

【0105】本実施形態では、フィルタ133はNbeforeMフィルタ構成とし、N=4, M=6とした。位相比較回路132はNANDで構成され、遅延回路131の出力の位相が受信回路1205の出力より進んだ場合ダウン信号1302、遅れた場合アップ信号1301が出力される。遅延回路107は8段階の遅延時間をもち、遅延回路列101のNANDのFNnの遅延時間を8等分した時間構成になっている。本実施形態では、遅延回路列101のNANDのFNnの遅延時間、インバーターFInの遅延時間を足した時間は0.4nsecで、遅延時間107の8段階の遅延時間の単位は、0.05nsecである。

【0106】本実施形態によれば、外部クロックと内部クロックの位相差のより小さいクロックを比較的少ない時間で提供できる。また、遅延回路列101、遅延回路列102などにより、あらかじめ位相差がほとんどなくなっているので、位相比較回路132を用いた回路としては、広い周波数範囲でクロックを制御し得る。また、本実施形態では、フィルタ133、遅延調整回路134にデジタル回路を用いたが、容量、抵抗からなるアナログ回路にて構成することも可能である。

(第7の実施形態)次に、本発明の第7の実施形態について図14と図15を用いて説明する。

【0107】図14を参照すると、本実施形態は、図1の回路とほぼ同じであるが、遅延回路列101の代わりに遅延回路列141が配置され、遅延回路列102の代わりに遅延回路列142が配置され、制御回路103の代わりに制御回路143が配置され、負荷調整素子104の代わりに負荷調整素子144が配置され、遅延回路列142と増幅回路106の間には、遅延回路145、OR回路147が配置され、ほかに、RS-F/F148、パルス幅補正回路146、増幅回路149が配置されている。

【0108】遅延回路列142は、遅延回路列141または図1の遅延回路列102の半分の素子で構成されている。遅延回路列141の出力は、半数だけが1本おきに、制御回路143を介して遅延回路列142の入力と接続されている。遅延回路列142は、遅延回路列141または図1の遅延回路102の半分の素子で構成されているので、遅延時間は、遅延回路列141または遅延回路102の1/2の時間である。また、遅延回路列141から転送されたパルスのパルス幅は1/2になる。

【0109】遅延回路145は、遅延回路107の遅延時間と遅延回路108の遅延時間を加えた(d1+d2)の1/2の遅延時間(d1+d2)/2に受信回路105出力のパルス幅tPWの1/2の時間tPW/2を加えた(d1+d2)/2+tPW/2の遅延時間を有する。本実施形態では、第3の実施形態と同様に遅延回路列142の出力を反転して用いるので、タイミング補正のため、受信回路105出力のパルス幅tPWの1/2の時間tPW/2を遅延時間に加えている。

【 O 1 1 O 】パルス幅補正回路 1 4 6 は受信回路 1 0 5 のパルス幅を 1 / 2 にする。

【0111】OR回路147は遅延回路145の出力とパルス幅補正回路146の出力を合成する。RS-F/F148は、パルス幅補正回路146の出力の立ち上がりエッジから遅延回路145の出力の立ち上がりエッジまでのパルス幅のパルスを出力する。

【0112】次に、本実施形態の動作を図15を用いて 説明する。受信回路105に入力したHクロックパルス 301は受信回路105でパルス幅tPWに整形され、 時間 d 1 後に出力され、遅延回路 1 0 7 と遅延回路 1 0 8を時間 d 1 + d 2を経て通過し遅延回路列141に入 力し、受信回路105の出力の次のクロックパルスが制 御回路103に入力するときまで、遅延回路列141中 を進行しつづける。Hクロックパルスが遅延回路列14 1 中を進行する時間は、立ち上がりエッジが、クロック サイクル t C K から (d 1 + d 2) を引いた時間 t C K (d1+d2)、立ち下がりエッジが、クロックサイ クルtCKから(d1+d2)とパルス幅tPWを引い た時間 t C K - (d 1 + d 2) - t P W である。 H クロ ックパルスは、受信回路105の出力の次のクロックパ 40 ルスが制御回路143に入力するときには、遅延回路列 142に転送され、Lクロックパルスになる。

【0113】遅延回路列142を進行するLクロックパルスの立ち上がりエッジは、遅延回路列141中を進行する時間 t CK-(d1+d2)の1/2の時間 { (t CK-d1+d2) } /2進行する。遅延回路列142を進行するLクロックパルスの立ち下がりエッジは、遅延回路列141中を進行する時間 t CK-(d1+d2)-t PW}/2進行する。

50 【0114】遅延回路列142を出たしパルスは遅延回

路145内で反転され、Hパルスになる。遅延回路列142の遅延時間は(d1+d2)/2+tPW/2である。したがって、遅延回路列141から遅延回路列142に転送されたときから、遅延回路145を出るときまでに要する時間は、遅延回路列142を進行するLクロックパルスの立ち上がりエッジとして遅延回路列141中を進行した時間 {tCK-(d1+d2)-tPW}/2に、遅延回路145内で反転されHパルスになって進行した時間(d1+d2)/2+tPW/2を加え、tCK/2である。

【0115】一方、パルス幅補正回路146の遅延時間は小さく、遅延回路145との遅延時間差が t C K / 2になるように設定してある。したがって、O R 回路146の出力は、遅延回路145の出力とパルス幅補正回路146の出力の合成クロックパルスになり、受信回路105の2倍のサイクルのクロックパルスになる。O R 回路147の出力は増幅回路106で所望の駆動能力まで増幅される。

【0116】また、RS-F/F148の出力は、パルス幅補正回路146の出力の立ち上がりエッジから遅延回路145の出力の立ち上がりエッジまでのパルス幅のパルスで、この場合、パルス幅がちょうどクロック周期の1/2倍になる。RS-F/F148の出力は増幅回路149で所望の駆動能力まで増幅される。

【0117】このほか、遅延回路列142の出力をそのまま増幅して出力して、外部クロックの周期の1/2のタイミングのクロックパルスとして用いることも可能である。

【0118】以上説明したように、本実施形態では、従来PLLでは、数十サイクルから数万サイクル要した、2倍サイクルのクロックの生成およびデューティー比50%のクロックを1クロック後から得ることができた。また、第1から第6の実施形態までの回路と組み合わせることにより外部クロックと遅延差または位相差のない2倍サイクルのクロックの生成、およびデューティー比50%のクロックを生成することができる。このほか、本実施形態を複数組み合わせることにより、4倍サイクルのクロック、8倍サイクルのクロックの生成が可能である。

(第8の実施形態) 次に、本発明の第8の実施形態について図16を用いて説明する。

【0119】図16を参照すると、本実施形態は図14の回路とほぼ同じであるが、遅延回路列152は2列の遅延回路列の組み合わせからなり、遅延回路列151の奇数番目の出力は、制御回路153を介して遅延回路列152の内の1列と接続され、遅延回路列151の偶数番目の出力は、制御回路153を介して遅延回路列152の内の他の1列と接続されている。遅延回路列152の内の2列の遅延回路列は、それぞれ、遅延回路列151の半分の素子で構成されているので、遅延時間は、遅50

延回路列151または遅延回路102の1/2の時間である。また、遅延回路列151から転送されたパルスの幅は1/2になる。これら2列の遅延回路列の出力は、OR回路155でORをとった後、遅延回路145に入る。

【0120】本実施形態は、第7の実施形態と同等の効果を得るが、遅延回路列151の偶数番目と奇数番目の出力から2列の遅延回路列を形成し、ORをとることにより、信号の分解能を向上させることができる。

10 【0121】以上説明したように、本実施形態でも、従来、PLLでは、数十サイクルから数万サイクル要した、2倍サイクルのクロックの生成およびデューティー比50%のクロックを1クロック後から得ることができた。また、第1から6の実施形態の回路と組み合わせることにより外部クロックと遅延差または位相差のない2倍サイクルのクロックの生成、およびデューティ比50%のクロックを生成することができる。このほか、本実施形態を複数組み合わせることにより、4倍サイクルのクロック、8倍のサイクルのクロックの生成が可能である。

(第9の実施形態) 次に、本発明の第9の実施形態につ いて図17を用いて説明する。本実施形態は、図15の 回路とほぼ同じであるが、第2の遅延回路列は、遅延回 路列162Aと遅延回路列162Bの2列の遅延回路列 に明確に分けられ、同時にそれぞれ、負荷調整素子16 4A、負荷調整素子164Bが接続されている。また、 遅延回路列162Bは、遅延回路列162Aが遅延回路 107の遅延時間 d1と遅延回路108の遅延時間 d2 を合わせた遅延時間の(d1+d2)長くなる位置で出 30 力する。この結果、遅延回路列162Aの出力は、外部 クロックが受信回路105に入力してから遅延回路列1 62Aから出るまでd1+tCK+tCK-(d2+d 2) = 2 t C K - d 2 要するのに対し、遅延回路列 1 6 2Bから出るまでd1+tCK+{tCK-2・(d1) +d2) } /2 = t CK + t CK / 2 - d 2 要する。これは、第7の実施形態と同じようにクロックパルスを反 転させて利用した場合でも同等の結果になる。したがっ て、遅延回路列162Aの出力と遅延回路列162Bの 出力タイミング差はクロックサイクル t C K の 1 / 2 に なり、かつ、増幅回路106の遅延時間d2分だけ早い タイミングになるので、遅延回路列162Aの出力のパ ルス幅補正回路147を介した出力と遅延回路列162 Bの出力のORをとるOR回路147の出力を介した増 幅回路106の出力は、外部クロックと遅延のないクロ ックパルスと1周期ずれたクロックパルスの合成クロッ クになり、RS-F/F148を介した増幅回路149 の出力は、外部クロックと遅延のないデューティ比50 %のクロックになる。

【0122】本実施形態により、外部クロックと遅延差または位相差のない2倍サイクルのクロックの生成およ

び、デューティー比50%のクロックを2周期で生成することができる。また、遅延回路列162Bは、第8の実施形態のように2列の遅延回路列のORをとってもよい。

(第10の実施形態) 次に、本発明の第10の実施形態 について図18を用いて説明する。

【0123】図18を参照すると、本実施形態は、図14の回路とほぼ同じであるが、負荷調整素子174がNAND GN1、…、GNn、…ではなく、NMOSトランジスタGM1、…、GMn、…と容量素子GC1、…、GCn、…からなり、容量素子GC1、…、GCn、…はNMOSトランジスタGM1、…、GMn、…を介して、遅延回路列172中のインバーターFI1、…、FIn、…の出力に接続される。負荷調整素子174のNMOSトランジスタGM1、…、GMn、…のゲート電極は、負荷調整端子175と接続され、負荷調整素子174の負荷を負荷制御端子175に印加された電圧により可変する。

【0124】本実施形態では、負荷調整素子174の負荷を調整することで、遅延回路列172の遅延時間の調整が可能になり、同様に任意のデューティ比のクロック、周波数のクロックを作ることができる。

【0125】本実施形態では、遅延回路列171と遅延回路列172の回路素子数比が2対1であったが、1対1や他の比率の場合でも本実施形態は適用できる。

(第11の実施形態)次に、本発明の第11の実施形態 について図19を用いて説明する。

【0126】図19を参照すると、本実施形態は、図14の回路とほぼ同じであるが、遅延回路列182が2列の遅延回路列からなり、1列が遅延回路列181の素子数の1/3の素子数からなり、もう1列が遅延回路列181の2/3の素子数からなり、それぞれ制御回路183を介して遅延回路列181の出力3つ毎に1つまたは3つ毎に残り2つと接続される。

【0127】遅延回路列182の2個の遅延回路列の出 力は反転して使用される。遅延回路列182の2個の遅 延回路列のうち遅延回路列181の素子数の1/3の素 子数の遅延回路列の出力は遅延回路145と接続され、 遅延回路145の遅延時間は (d1+d2-tPW)/ 3に設定され、遅延回路145の出力は3入力OR回路 187に入力する。遅延回路列182の2個の遅延回路 列のうち遅延回路列181の素子数の2/3の素子数の 遅延回路列の出力はパルス幅補正回路185と接続さ れ、パルス幅補正回路185は、パルス幅を受信回路1 05の出力パルス幅の1/3にし、パルス幅補正回路1 85の出力は遅延回路186と接続され、遅延回路18 6の遅延時間は (d1+d2-tPW)・(2/3) に 設定され、遅延回路186の出力は3入力OR回路18 7に入力され、受信回路105の出力はパルス幅補正回 路146と接続され、パルス幅補正回路146は、パル ス幅を受信回路 105 の出力パルス幅の 1/3 にし、パルス幅補正回路 146 の出力は 3 入力 0 R 回路 187 に入力し、 3 入力 0 R 回路 187 の出力は 187 に入力し、 187 の出力は 187 の出力は 187 に入力して内部回路に外部クロックの 187 の出力とパルス幅補正回路 187 の出力は 187 に入力し、 187 R S 187 に入力し、 187 R S 187 に 187

10 【0128】本実施形態では、遅延回路列181と遅延回路列182のうちの2つの遅延回路列との遅延時間比をそれぞれ3対1、3対2にしたために遅延回路列182の遅延回路数とおよび負荷調整素子184の回路数を遅延回路列181の1/3、2/3にしたが、これを1/5や3/5などの値を選ぶことにより、任意のデューティ比のクロック、周波数のクロックを作ることができる。また、遅延回路列182の出力をOR回路187、RS-F/F148を介さずに出力することにより、外部クロックの周期に対し1/2、2/3のタイミングのクロックを内部回路に提供できる。

(第12の実施形態)次に、本発明の第12の実施形態 について図20と21を用いて説明する。

【0129】図20を参照すると、本実施形態は、図1 の回路中の遅延回路列101、102、制御回路10 3、負荷調整素子とほぼ同じ遅延回路列191、遅延回 路列192、制御回路193、負荷調整素子194のほ かに加算器195、転送器196、減算器197、遅延 回路198を有する。遅延回路列191、遅延回路列1 92、制御回路193、負荷調整素子194は、第1の 実施形態の遅延回路列101、遅延回路列102、制御 回路103、負荷調整素子104とほぼ同じであるが、 遅延回路列191の最後のインバーターFIzの出力 が、遅延回路列191の最初のNAND FN1に入力 し、遅延回路列191の最後から2番目のインバーター FIZの出力が遅延回路列191の最初のNAND F N1に入力し、制御回路193の最後から2番目のNA ND CNェー1の出力が、遅延回路列191の最初の NAND FN1に入力し、制御回路193の最後のN ANDCNzの出力が遅延回路191の最初から2番目 のNAND FN2に入力し、FN1の次段にインバー ターFI1の代わりにNAND FNINが配置され、 遅延回路108の出力をインバーターを介して入力し、 遅延回路列192の最初のインバーターRI1の出力が 遅延回路列192の最後のNAND RNzに入力し、 遅延回路列192の最後のNAND RNzの次段のイ ンバーターRIZの代わりにNANDRNINが配置さ れ、減算器197の出力1910をインバーターを介し て入力し、遅延回路列192の最初のインパーターRI 1の出力はまたNAND199を介して増幅回路106 50 に入力する。

【0130】受信回路105のHパルス出力は遅延回路107、遅延回路198、滅算器197に入力する。遅延回路107の出力は遅延回路108、インバーターを介して遅延回路列191に入力する。遅延回路列191に入ったHパルスは、次に受信回路105のHパルスが出るまでの期間、遅延回路列191中を進行し、遅延回路列191の最後のインバータFIzに達したら、最初のNAND FN1に戻り循環し続ける。

【0131】加算器195は、受信回路105のHパル スが出てから次にHパルスが出るまでの期間に遅延回路 列191のインバーターFIzから出力されたHパルス の数をカウントする。加算器195の出力は、本実施形 態では、加算した結果を4ピット出力1905-1, 1 .905-1B, 1905-2, 1905-B, 1905-3.1905-3B.1905-4.1905-4Bで示す。受信回路105からHパルスが出たとき、加算 器195の出力は転送器196を介して4ピット出力1 906-1, 1906-1B, 1906-2, 1906 -2B, 1906-3, 1906-3B, 1906-4. 1906-4Bとして減算器197に転送される。 また、受信回路105からHパルスが出たとき、遅延回 路列191中のHパルスは遅延回路列192に転送さ れ、遅延回路列192中をLパルスとして進行し、イン バーターRI1に達したら、NAND RNzに入力 し、再び遅延回路列192中を進行する。この遅延回路 列192のインバーターRI1からのLパルス出力で、 減算器197に転送されたカウント数は減算され、0に なったとき、減算器197の出力1910はしからHに 変化し、遅延回路列192中のインバーターRNINの 出力をし固定にすると同時に、NAND199から遅延 回路列192中のインバーターRI1の出力を増幅回路 106に出力させる。

【0132】また、受信回路105からHパルスが出てから次のHパルスが出るまでの期間までに、遅延回路列191中のHパルスが遅延回路列191の最後のインバーターFIzに達しない場合は、減算器197の出力1910はHのままなので、遅延回路列191から遅延回路列192に転送されたパルスは、NAND199から遅延回路列192中のインバーターRI1の出力を増幅回路106に出力させる。

【0133】さらに、加算器195のカウンターが最大 値を示したとき、すなわち、4ピット出力1905ー 1、1905-1B、1905-2、1905-2B、 1905-3、1905-3B、1905-4、190 5-4Bが全てH出力のときは、加算器195から最大 周期違反信号1912が出力する。したがって、本実施 形態を第6の実施形態の遅延回路列101、遅延回路列 102、制御回路103、負荷調整素子104と置き換 えることで、本実施形態で制御可能な最大周期を越える 周期のクロックが入った場合、増幅回路106には、本 50 のC端子と4入力NAND REDNANDに入力す

回路を経由しないクロックが入力する。

【0134】次に、加算器195、転送器196、減算 器197と遅延回路198の詳細な構成について図21 を用いて説明する。加算器195は4個のリセット付き Dフリップフロップ回路D-F/F1~4からなる。D -F/F1のC端子には、遅延回路列191中のインバ ーターFIZの出力をインパーターを介した信号と遅延 回路198の信号のNOR出力を入力する。 D-F/F 1のQ端子出力1905-1は、D-F/F1のD端子 とD-F/F2のC端子とインパーターIA1と4入力 NAND ADNANDおよび転送器196のNAND 12に入力する。インバーター IA1の出力1905-1Bは転送器196のNAND11に入力する。D-F **/F2のQ端子出力1905-2は、D-F/F2のD** 端子とD-F/F2のC端子とインバーターIA2と4 入力NOR ADNORおよび転送器196のNAND 22に入力する。インバーターIA2の出力1905-2Bは転送器196のNAND21に入力する。D-F /F3のQ端子出力1905-3はD-F/F3のD端 20 子とD-F/F4のC端子とインバーターIA3と4入 カNORADNORおよび転送器196のNAND32 に入力する。インバーターIA3の出力1905-3B は転送器196のNAND31に入力する。D-F/F 4のQ端子出力1905-4はD-F/F4のD端子と インバーターIA4と4入力NOR ADNORおよび 転送器196のNAND42に入力する。インバーター IA4の出力1905-4Bは転送器196のNAND 41に入力する。NAND11, NAND12, NAN D21, NAND22, NAND31, NAND32, NAND41, NAND42のもう一方の入力端子には 受信回路105の出力が入力する。

【0135】減算器197は、4個のセット、リセット 付きDフリップフロップD-F/F5~8からなる。D -F/F5のC端子には受信回路105の出力と遅延回 路列192のNAND RNINの出力のNOR出力が 入力する。D-F/F5のR端子には、NAND11の 出力1906-1Bが入力し、D-F/F5のS端子に は、NAND12の出力1906-1が入力する。D-F/F5のQ端子出力は、D-F/F5のD端子、D-40 F/F6のC端子と4入力NAND REDNANDに 入力する。D-F/F6のR端子にはNAND21の出 カ1906-2Bが入力し、D-F/F6のS端子には NAND22の出力1906-2が入力する。D-F/ F6のQ端子出力は、D-F/F6のD端子、D-F/ F7のC端子と4入力NAND REDNANDに入力 する。D-F/F7のR端子にはNAND31の出力1 906-3Bが入力し、D-F/F7のS端子にはNA ND32の出力1906-3が入力する。D-F/F7 のQ端子出力は、D-F/F7のD端子、D-F/F8

る。D-F/F8のR端子にはNAND41の出力1906-4Bが入力し、D-F/F8のS端子には、NAND42の出力1906-4が入力する。D-F/F8のQ端子出力は、D-F/F8のD端子と4入力NAND REDNANDに入力する。REDNANDの出力は、減算器197の出力1910としてNAND199やインバーターを介してNAND RNINに入力する。

【0136】以上説明したように、本実施形態は、遅延 回路列191、遅延回路列192をループ状に接続し、 かつカウンターを設けることで、遅延回路列191、遅 延回路列192の最大遅延時間のカウンターで計数でき る数の倍数分長い周期のクロックを制御可能である。す なわち、遅延回路列191の任意のNAND FNnか ら次のインバーターF I nまでの遅延時間 d F と、遅延 回路列192の任意のNAND RNnからインバータ ーFInまでの遅延時間をdRと定義したとき、遅延回 路列191の最初のNAND FN1から最後のインバ ーターFIzまでの遅延時間はz'dFになり、遅延回路 列192の最初のNAND RNzから最後のインバー ターR I 1までの遅延時間は z d R となるが、内部クロ ックと外部クロックの遅延を除去する場合には、dFと dRが等しくなるように設定し、これに伴いzdFとz dRを等しくし、このとき、入力のクロック周期が、Z dF+d1+d2より短いとき(d1+d2は、遅延回 路107と遅延回路108の遅延時間の和)は、第1~ 7実施形態に示したように、遅延回路列191を進行中 ` のクロックパルスは、次のクロックパルスで遅延回路列 191から遅延回路列192に転送され、遅延回路列1 91中と遅延回路列192中を同じ段数のNAND、イ ンバーターを通過し、入力のクロック周期が2dF+d 1+d2より長いときは、次のクロックが入るまでパル スは、遅延回路列191中を循環し続け、遅延回路列1 91の端から端までパルスが通過した回数が加算器19 5で計数され、次のクロックが入ったときに遅延回路列 191から遅延回路列192ヘパルスが転送されると同 時に加算器195で計数された、遅延回路列191の端 から端までパルスが通過した回数が減算器197に転送 され、遅延回路列192のインバーターRI1をパルス が通る度に減算され、遅延回路列191の端から端まで パルスが通過した回数と同じ回数遅延回路列192の端 から端までパルスが循環するので、遅延回路列191、 遅延回路列192を何度も使用するが、入力のクロック 周期が、zdF+d1+d2より短いときと同じように 遅延回路列191中と遅延回路列192中を同じ段数の NAND、インバーターを通過するので、長いサイクル のクロックでも同じ効果が期待できる。

【0137】さらに、加算器195のカウンターが最大値を示したときは、加算器195から最大周期違反信号1912が出力する。したがって、本実施形態の遅延回

路列191、遅延回路列192、制御回路193、負荷調整素子194、加算器195、転送器196、減算器197と遅延回路198を第6の実施形態の遅延回路列101、遅延回路列102、制御回路103、負荷調整素子104と置き換えることで、本実施形態で制御可能な最大周期を越える周期のクロックが入った場合、増幅回路106には、本回路を経由しないクロックが入力する。

【0138】このほか、本実施形態の遅延回路列19 1、遅延回路列192、制御回路193、負荷調整素子 194、加算器195、転送器196、減算器197と 遅延回路198を第3.4.5の実施形態の遅延回路列 101、遅延回路列102、制御回路103、負荷調整 素子104と置き換えることで第3.4.5の実施形態 と同等の効果がより広い周波数範囲で実現できる。

【0139】また、遅延回路列192の遅延時間を遅延回路列191の遅延時間の1/2に設定することで、第7の実施形態と同等の効果をより広い周波数範囲で実現できる。

0 (第13の実施形態)次に、本発明の第13の実施形態 について図22と図23を用いて説明する。

【0140】図22を参照すると、本実施形態は、図5 中の遅延調整回路115の代わりに遅延調整回路201 を備えたものである。図23に示すように、特に遅延回 路107がトランジスタ1102を介して接続される容 **量素子1103の組み合わせ8組をインバーター列11** 1のノードに接続する構成、および1個のトランジスタ 113は常に導通状態にあり、他のトランジスタは、1 個が信号1104で制御され、2個が信号1105で制 御され、4個の信号1106が制御され、トランジスタ 1102に接続される容量値は、2の3乗、すなわち8 段階のレベルをもち、遅延回路107は8段階の遅延時 間をもつ構成は図6と同じである。ただし、各信号11 04.1105.1106は、それぞれ遅延調整回路2 01内のレジスタ2001、レジスタ2002、レジス タ2003で独立に制御される。レジスタ2001、レ ジスタ2002、レジスタ2003の出力レベルは、外 部信号2004、外部信号2005、外部信号2006 の接続状態および設定信号2007と設定解除信号20 08で決定される。

【0141】本実施形態では、外部信号2004~2006により遅延回路107の遅延時間を調整できるので、遅延回路装置が完成した後、システムに搭載後にもクロックのタイミングの設定が可能になる。特に、図24に示すように、本発明の遅延回路装置202を搭載した半導体装置、例えば、同期式ダイナミックランダムアクセスメモリ203を複数搭載したモジュール204を複数搭載し、これら複数のモジュール204を管理する制御用集積回路装置205を搭載し、同期式ダイナミックランダムアクセスメモリ203のデータ出力2011

を制御用集積回路装置205で受信するときの受信信号を、データ出力2011を出したのと同じ同期式ダイナミックランダムアクセスメモリ203に搭載した遅延回路装置202の出力2012を用いて取り込むシステム206において、各モジュール204の配置位置によって生じる遅延時間差をシステム搭載後の外部アドレス2004から2006などからなる信号群2013で調整できる。

#### [0142]

【発明の効果】本発明は下記のような効果がある。

【0143】1. 外部クロックと内部クロックの位相差を内部増幅の遅延より縮め、所望の位相差を有する内部クロックを最短2周期で供給し得る。

【0144】2. 効果1の結果、外部クロックの位相差のない内部クロックを所望のタイミングで用いるために常に本発明の回路を動作させる必要がなく、消費電力が増大しない。

【0145】3. 本発明の回路は、互いに等しい遅延特性の複数の遅延回路を用いるので、電源電圧が低くなっても、制御周波数の範囲は変わらない。

【0146】4. 一定の制御周波数の精度を保って広い 周波数にわたってクロックを制御する場合、回路の段数 を増やすだけで対応が可能であり、周波数範囲に応じて 遅延回路を複数用いた場合でも、遅延回路を切り代え て、位相差がなくなるまで、僅か2周期を要するだけで ある。

【0147】5. 位相差をなくせる条件(電圧、デバイス条件)が限られておらず、事前の調査はほとんど不要である

【0148】6. 回路の種類が少なく、不良の対応が容易である。

【0149】7. 完全なデジタル回路なので、カウンターを用いた制御が容易であり、制御するクロックの周期が大きい場合は、クロックが遅延回路列を通過する回数をカウンターで計数することができ、回路数の増大量を極端に増やすことなく、広い周期にわたって制御できる

【0150】8. 制御が容易なので、制御範囲より大きな周期の外部クロックが入力した場合には、本発明の二つの遅延回路列を経由しない回路に切り替えることがで 40き、誤動作を回避できる。

【0151】9.2周期で位相差をなくすことができるので、周期式記憶回路装置などのコマンド信号や内部信号でも制御可能で、記憶回路装置などの全体回路の中で必要な期間のみ動作させることができ、スタンバイ時など低消費電力化をしたい期間は、容易に止めることができる。

【0152】10.2つの遅延回路列の遅延時間の比率 を調整することにより、クロックのデューティ比の設 定、クロック周期の設定が容易にできる。 36

【0153】11. 位相比較回路を用いることにより、 外部クロックと内部クロックの位相差をより精度よく合 わせられる。しかも、位相比較回路なしでもあらかじめ 位相が合っているので、位相比較回路による補正も極め て短い時間で位相調整がされる。また、位相比較回路を 用いた回路としては、広い周波数にわたって制御し得る。

【0154】12. ヒューズや外部信号により、遅延回路装置が完成した後、また、システムに搭載後にもクロ10 ックのタイミングの設定が可能になる。

### 【図面の簡単な説明】

【図1】本発明の第1の実施形態の遅延回路装置の回路 図である。

【図2】第1の実施形態の動作を示す波形図である。

【図3】本発明の第2の実施形態の遅延回路装置の回路 図である。

【図4】本発明の第3の実施形態の遅延回路装置の回路 図である。

【図5】本発明の第4の実施形態の遅延回路装置の回路 図である。

【図6】第4の実施形態の遅延回路107と遅延調整回路115の回路図である。

【図7】本発明の第5の実施形態の遅延回路装置の回路 図である。

【図8】第5の実施形態における分配回路121の回路 図である。

【図9】第5の実施形態におけるクロック切替回路12 2の回路図である。

【図10】第5の実施形態における最大周期違反検知回路123の回路図である。

【図11】第5の実施形態におけるクロック起動回路124の回路図である。

【図12】本発明の第6の実施形態の遅延回路装置の回 路図である

【図13】第6の実施形態における位相比較回路132 から遅延調整回路134までの回路図である。

【図14】本発明の第7の実施形態の遅延回路装置の回路図である。

【図15】第7の実施形態の動作を示す波形図である。

40 【図16】本発明の第8の実施形態の遅延回路装置の回路図である。

【図17】本発明の第9の実施形態の遅延回路装置の回路図である。

【図18】本発明の第10の実施形態の遅延回路装置の回路図である。

【図19】本発明の第11の実施形態の遅延回路装置の回路図である。

【図20】本発明の第12の実施形態の遅延回路装置の 回路図である。

50 【図21】第12の実施形態における加算器195と転

38 37 155 OR回路 送器196と減算器197の回路図である。 161, 162A, 162B 遅延回路列 【図22】本発明の第13の実施形態の遅延回路装置の 回路図である。 163 制御回路 164A, 164B 負荷調整素子 【図23】本発明の第13の実施形態における遅延調整 171, 172 遅延回路列 回路201の回路図である。 【図24】第13の実施形態の遅延回路装置を搭載した 173 制御回路 174 負荷調整素子 半導体装置を示す図である。 【図25】PLLを用いない遅延回路の従来例の回路図 175 負荷調整端子 181. 182 遅延回路列 である。 【図26】図25に示す遅延回路の動作の波形図であ 10 183 制御回路 184 負荷調整素子 185 パルス幅補正回路 【図27】PLLを用いた遅延回路の従来例の回路図で 遅延回路 186 187 OR回路 【図28】PLLと分周回路を用いた遅延回路の従来例 191, 192 遅延回路列 の回路図である。 193 制御回路 【符号の説明】 101 遅延回路列 194 負荷調整素子 195 加算器 102 遅延回路列 103 制御回路 196 転送器 20 197 減算器 104 負荷調整素子 受信回路 198 遅延回路 105 增幅回路 199 NAND回路 106 107, 108 201 遅延調整回路 遅延回路 制御端子 202 遅延回路装置 109 接地線 203 同期式ダイナミックランダムアクセスメモリ 1 1 0 電源線 204 モジュール 1 1 1 205 制御用集積回路装置 112, 113 遅延回路 301, 303, 305 クロック 1 1 4 インバーター 302, 304 クロック群 1 1 5 遅延調整回路 30 1101 インバーター列 121 分配回路 クロック切替回路 1102 トランジスタ 1 2 2 1103 容量素子 123 最大周期違反検知回路 1104, 1105, 1106 124 クロック起動回路 1 2 5 クロック出力制御回路 1107. 1108. 1109 ヒューズレジスタ 1110, 1111, 1112 126 クロックモード信号発生回路 ヒューズ 1113 設定信号 131 遅延回路 132 位相比較回路 1211, 1212 分配回路出力 フィルタ 1213 最大周期違反信号 1 3 3 134 遅延調整回路 1214, 1215 クロック起動信号 141,142 遅延回路列 40 1216 クロック出力制御信号 1217 クロックモード信号 143 制御回路 1218 クロック切替信号 144 負荷調整素子 遅延回路 1219 アクティブ信号 1 4 5 1120 パワーダウン信号 パルス幅補正回路 146 1221 RS-F/F147 OR回路 1 4 8 RS-F/F 1222 D-LAT1223~1224 D-F/F · 149 增幅回路

1226

1231

50 1232

3入力NAND

リードモード信号

バーストモード信号

151, 152

1 5 3 1 5 4 制御回路

負荷調整素子

遅延回路列

39 1233 CASレーテンシー信号 1301 アップ信号 1302 ダウン信号 1303 カウントアップ信号 1304 カウントダウン信号 1305 3ピット出力  $1905-1\sim1905-4$ .  $1905-18\sim190$ 加算器195の出力  $1906-1\sim1906-4$ ,  $1906-18\sim190$ 転送器197の出力 1910 転送器197の出力 2001~2003 レジスタ 2004~2006 外部アドレス 2007 解除信号 2008 設定信号 2011 ランダムアクセスメモリ203のデータ出 力2011 2012 遅延回路装置2024の出力 2013 信号群 FN1, FN2, ..., FNn, FNn+1, ... イン FI1, FI2, ..., FIn, FIn+1, ... バーター RN1, RN2, ..., RNn, RNn+1, ... NA RI1, RI2, ..., RIn, RIn+1, ... イン バーター CN1, CN2, ..., CNn, CNn+1, ... NΑ GN1, GN2, ..., GNn, GNn+1, ...

d 1 受信回路105および遅延回路107の遅延時 間 d 2 増幅回路106および遅延回路108の遅延時

t C K クロックの周期

ND

間

tCK-d1-d2遅延回路列01をクロックの立 40

ち上がりエッジが進行する時間、および遅延回路列10 2をクロックのレパルスの立ち上がりエッジが進行する

RN1a, RN2a, ..., Nna, RNn+1a, ... N.A N D

RN1b, RN2b, ..., Nnb, RNn+1b, ... NAND

RIla, RI2a, ..., Ina, RIn+la, ... インバーター

10 RI1b, RI2b, ..., Inb, RIn+1b, ... インバーター

GN1a, GN2a, ..., Nna, GNn+1a, ... NAND

GN1b, GN2b, ..., Nnb, GNn+1b, ... NAND

GM1. GMn. ··· NMOSトランジスタ

GN1. GCn 容量素子

FN1, FNn, CN1, CNn, CNz, RN1, R NAND Nn. RNz

NA 20 FI1, FIn, FIz, RI1, RIn, RIz インバーター

D-F/F1, D-F/F2, D-F/F3. D-F/リセット付きDフリップフロップ

ADNAND 4入力NAND

IA1, IA2, IA3, IA4 インバーター NAND11, NAND12, NAND21, NAND 22, NAND31, NAND32, NAND41, N NAND AND42

REDNAND **4入力NAND** 

d F 遅延回路191列の任意のNAND FNnか 5次のインパーターFInまでの遅延時間


遅延回路 1.9 2 列の任意のNAND RNnか 5次のインバーターF I nまでの遅延時間

zdF. 遅延時間191列の最初のNAND FN1 から最後のインバータFIzまでの遅延時間


遅延回路192列の最初のNAND RN 2 から最後のインパーターRI1までの遅延時間


【図8】


N A 30




[図1]









[図4]







[図9]



【図10】




【図11】





クロック401 クロック405 選延時間406 407

クロック周期


[図26]









[図13]





【図19】






【図21】







ሷ∞ሥ

【図22】

2004 ~

Ö~GN1


-110 接地線

增幅回路

Ö~GN2

106

【図24】



【図27】

